课程设计-基于vhdl语言的数字钟设计

《课程设计-基于vhdl语言的数字钟设计》由会员上传分享，免费在线阅读，更多相关内容在学术论文-天天文库。

1、赣南师院物理与电子信息学院数字电路课程设计报告书班级：电子信息工程08级学号：080802067时间：2010年6月论文题目数字钟设计1．设计一个具有时、分、秒数字显示的计数器，且以24小时循环计时；2．具有清零功能，且能对计时系统的小时，分钟进行调整；3．具有整点报时功能。课程论文要求一、设计方案1.硬件方案1.1电路总原理及原理图数字电子钟的逻辑框图如下图所示。它由振荡器、分频器、计数器、译码器显示器和校时电路组成。振荡器产生稳定的高频脉冲信号,作为数字钟的时间基准,然后经过分频器输出标准秒脉冲。秒计数器满60后向分计数器进位,分计数器满60后向小时计数器进位,小时计数器按照“24翻1”规

2、律计数。计数器的输出分别经译码器送显示器显示。计时出现误差时,可以用校时电路校时、校分。原理图如图一：显示器显示器显示器显示器显示器显示器设计过程译码器译码器译码器译码器译码器译码器二进制十进制六进制十进制六进制十进制计数器计数器计数器计数器计数器计数器时十位时个位分十位分个位秒十位秒个位校时555分频器图一总原理图1.2振荡器用555多谐振荡器产生1000HZ的频率，原理图如图3.1.1。1.3分频器由于由555定时器和RC组成的多谐振荡器产生的频率比较很高，要得到秒脉冲，需要用分频电路。例如，振荡器输出1KHz信号，通过10分频计数器（74LS90），经过3次10分频而获得1Hz方波信号作

3、为秒脉冲信号。用三片74LS90进行级联，因为每片为1／10分频器，3片级联正好获得1HZ的标准秒脉冲。连接方法如图二：图二用74LS90构成的分频电路1.4计数器秒脉冲信号经过6级计数器，分别得到“秒”个位、十位，“分”个位、十位以及“时”个位、十位的计时。“秒”、“分”计数器为60进制，小时为24进制。计数器是一种累计时钟脉冲数的逻辑部件。计数器不仅用于时钟脉冲计数，还用于定时、分频、产生节拍脉冲以及数字运算等。计数器是应用最广泛的逻辑部件之一。按触发方式，把计数器分成同步计数器和异步计数器两种。对于同步计数器，输入时钟脉冲时触发器的翻转是同时进行的，而异步计数器中的触发器的翻转则不是同时

4、。（1）60进制计数器（分、秒计数器）工作原理：“秒”计数器电路与“分”计数器电路都是60进制，它由一级10进制计数器和一级6进制计数器连接构成，如图三所示，采用两片中规模集成电路74LS90串接起来构成的“秒”、“分”计数器，实现时采用反馈清零法。图三60进制计数器（2）24进制计数器（时计数器）工作原理：将两片74LS90集成块连接成二十四进制计数器，用反馈清零法实现功能。计数器如图四：图四24进制计数器1.5译码器与数码管：译码为编码的逆过程。它将编码时赋予代码的含义“翻译”过来。实现译码的逻辑电路成为译码器。译码器输出与输入代码有唯一的对应关系。74LS47是输出低电平有效的七段字形译

5、码器，它在这里与数码管配合使用，下表列出了74LS47的真值表，表示出了它与数码管之间的关系。输入输出DCBAabcdefg字型000000000010000111110011001000100102001100001103010010011004010101001005011001000006011100011117100000000008100100001009译码是把给定的代码进行翻译，本设计即是将时、分、秒计数器输出的四位二进制数代码翻译为相应的十进制数，并通过显示器显示，通常显示器与译码器是配套使用的。我们选用的七段译码驱动器（74LS47）和LA5611数码管。译码显示电路如图五所

6、示。图五74LS47与LA5611的连接1.6校时电路：当开关K1、K2闭合、K3接左边门电路时，秒信号加至秒个位计数器，数字钟正常计时。当K1断开、K2闭合、K3接左边门电路时，秒信号送入时个位计数器，进行时校对。当K1闭合、K2断开、K3接左边门电路时，秒信号送入分个位计数器，进行分校对。当K1和K2闭合、K3接右边门电路时，0.1s脉冲进行秒校对。当秒校对后，K3接左边门电路，数字钟按校对后的时间工作。电路中运用基本RS触发器，以防止开关K3抖动。利用0.1s校对秒位计数器，能够很方便的校对成功，也十分准确。原理图如图六：图六校时电路1.7元器件：集成电路555定时器一片、74LS90十

7、一片、74LS48六片、74LS00三片、74LS08一片、74LS86一片、共阳极数码管LA5611六片、电阻5.1K、2K各一个，100K四个、电容104PF两个。2.软件方案2.1秒（second）的设计源程序libraryieee;useieee.std_logic_1164.all;useieee.std_logic_unsigned.all;entitysecondisport(clk