异步时序逻辑电路的分析与设计.ppt

《异步时序逻辑电路的分析与设计.ppt》由会员上传分享，免费在线阅读，更多相关内容在教育资源-天天文库。

1、异步时序逻辑电路异步时序逻辑电路的特点及模型1.同步时序逻辑电路的特点各触发器的时钟端全部连接在一起，并接在系统时钟端；只有当时钟脉冲到来时，电路的状态才能改变;改变后的状态将一直保持到下一个时钟脉冲的到来，此时无论外部输入x有无变化；状态表中的每个状态都是稳定的。2.异步时序逻辑电路的特点电路中除可以使用带时钟的触发器外，还可以使用不带时钟的触发器和延迟元件作为存储元件；电路中没有统一的时钟；电路状态的改变由外部输入的变化直接引起。根据外部输入是脉冲信号还是电平信号，可将异步时序逻辑电路分为:脉冲异步

2、时序电路电平异步时序电路组合逻辑触发器触发器x1Z1y1Y1YryrxnZm存储电路组合逻辑延迟元件x1Z1y1Y1YryrxnZm存储电路延迟元件脉冲异步时序逻辑电路对输入脉冲信号的两点限制：在两个或两个以上的输入线上不允许同时出现脉冲信号；第二个输入脉冲的到达，必须在第一个输入脉冲所引起的整个电路响应结束之后。脉冲异步时序逻辑电路的分析分析方法基本上与同步时序逻辑电路相似，只是要注意触发器时钟端的输入情况。在同步时序电路中，时钟端的输入仅为“时间”。分析步骤如下：(1)写出电路的输出函数和激励函数表达式。(2)写

3、出电路的次态方程组或列出状态转移真值表。(3)作状态表和状态图。(4)画出时间图和用文字描述电路的逻辑功能。从分析步骤来看，异步时序电路的分析与同步时序电路分析相同，但是每一步实施时又有所不同。下面通过例子介绍脉冲异步时序电路的分析方法。例分析下图所示脉冲异步时序逻辑电路，指出该电路功能。&注意各触发器的跳变时刻⑴写出输出函数和激励函数表达式解:该电路由两个J-K触发器和一个与门组成，有一个输入端x和一个输出端Z，输出是输入和状态的函数，属于Mealy型脉冲异步时序电路。&Z=xy2y1J2=K2=1；C2=y1J1

4、=K1=1；C1=x⑵列出电路次态真值表J-K触发器的状态转移发生在时钟端脉冲负跳变的瞬间，为了强调在触发器时钟端C1、C2何时有负跳变产生，在次态真值表中用“↓”表示下跳。仅当时钟端有“↓”出现时，相应触发器状态才能发生变化，否则状态不变。JKQ(n+1)00011011Q01⑶作出状态表和状态图根据次态真值表和输出函数表达式（Z=xy2y1），可作出该电路的状态表和状态图如下。现态y2y1次态y2n+1y1n+1/输出Zx=10001/00110/01011/01100/1000110110/00/00/00/0

5、1/01/01/01/1x/Z⑷画出时间图并说明电路逻辑功能。为了进一步描述该电路在输入脉冲作用下的状态和输出变化过程，可根据状态表或状态图画出该电路的时间图如下图所示。由状态图和时间图可知，该电路是一个模4加1计数器，当收到第四个输入脉冲时，电路产生一个进位输出脉冲。xy1y2Z例：分析下图所示的脉冲异步时序电路CP2x(CP1)Q1zK3CJ3K1CJ1K2CJ2CP3&Q2Q3“1”解：写出输出函数和激励函数表达式Z＝Q1nQ2nQ3nxJ1=K1=1,CP1=xJ2=K2=1,CP2=Q1nJ3=K3=1,

6、CP3=Q2n写出电路的状态方程J－K触发器的次态方程为该式表明当CP为逻辑1时，触发器的状态才能发生变化，而只有当时钟出现有效跳变时，CP才为逻辑1。Qn+1=(JQn+KQn)CP将3个触发器的激励函数代入触发器的次态方程，Q1n+1=(J1Q1n+K1Q1n)CP＝Q1nxQ2n+1=(J2Q2n+K2Q2n)CP＝Q2nQ1nQn+1=(J3Q3n+K3Q3n)CP＝Q3nQ2n作状态表和状态图在填写状态时，通常要由低位向高位依次填写。现态Q2nQ2nQ1n次态Q3n+1Q2n+1Q1n+100000101

7、0011100101110111输入x11100000101001110010111011111111输出Z100000000001111011/01/01/01101/00010101000111/11/01/01/0x/z注意此时x取逻辑1的含义。画出时间图和说明电路功能由状态图可知：该电路是一个八进制减1计数器，输出是借位信号。x12345678Q1Q2Q3Z例异步时序电路下图所示，试分析其功能。解由电路可知CP1=CP3=CP,CP2=Q1n,因此该电路为异步时序电路。各触发器的激励方程为次态方程和时钟方

8、程为由于各触发器仅在其时钟脉冲的下降沿动作，其余时刻均处于保持状态，故在列电路的状态真值表时必须注意。(1)当现态为000时，代入Q1和Q3的次态方程中，可知在CP作用下,，由于此时CP2=Q1,Q1由0→1产生一个上升沿，用符号↑表示，故Q2处于保持状态，即。其次态为001。(2)当现态为001时，，此时Q1由1→0产生一个下降沿，用符号↓