EDA实验：数字闹钟的设计.doc

《EDA实验：数字闹钟的设计.doc》由会员上传分享，免费在线阅读，更多相关内容在应用文档-天天文库。

1、EDA设计大作业题目：数字闹钟设计学院：泉城学院班级：电气10Q4姓名：杨鹏贤学号：二O一二年十月三十一日实验题目：数字闹钟一．设计要求：设计一个带闹钟功能的24小时计时器。它包括以下几个组成部分：①显示屏，由6个七段数码管组成，用于显示当前时间(时：分：秒)或设置的闹钟时间或设置当前时间；②Mkey，Hkey，Makey，Hakey键分别用来设置时钟的（分，时）和闹钟的（分，时）③TIME(时间)键，用于显示新的时间设置（将显示闹钟时间的状态转换为显示当前时间的状态）；④ALARM(闹钟)键，用于显示已设置的闹钟

2、时间；⑤扬声器（这里用一个发光二极管代替），在当前时钟时间与闹钟时间相同时，发出蜂鸣声（二极管亮）。二．设计方案：根据系统的设计要求，整个系统分为4个模块：时间计数器、闹钟寄存器、显示驱动器、显示模块。功能介绍：(1)时间计数器：实际上是一个异步复位、异步置数的累加器，通常情况下进行时钟累加计数，必要时可置入新的时钟值，然后从该值开始新的计数。(2)闹钟寄存器：用于保存用户设置的闹钟时间，并可设置新的闹钟时钟时间并判断当前时间是否等于闹钟时间。（3）显示驱动器：用来选择显示闹钟时间还是显示当前时间。（4）显示模块：

3、用来显示闹钟时间或当前时间。设计思路：（一）时间计数器：时间计数有两个60进制计数器和一个24进制的计数器级联组成。在正常计时，前面计数器的cout（进位端）作为下一个计数器的信号。当修改当前时间时，选用频率更快的信号，使所显示的时间的值较快的达到要设定的值。此处用一个2选1的选择器来选择适当的信号。此处分和时的修改是分开进行的，分别用Mkey和Hkey进行控制（即：他们作为多路选择器的sel信号）。逻辑图：VHDL源程序：libraryieee;-----60进制计数器useieee.std_logic_1164

4、.all;useieee.std_logic_unsigned.all;entitycnt60isport(Clk,clrn,En:instd_logic;Q1,Q2:outstd_logic_vector(3downto0);cout:outstd_logic);endcnt60;architecturebhvofcnt60issignalCQ1,CQ2:std_logic_vector(3downto0);beginprocess(En,Clk,clrn,CQ1,CQ2)beginifclrn='1'thenC

5、Q1<="0000";CQ2<="0000";elsifClk'eventandClk='1'thenifEn='1'thenifCQ1<9thenCQ1<=CQ1+1;elseCQ1<="0000";CQ2<=CQ2+1;endif;endif;ifCQ1=9andCQ2=5thenCQ1<="0000";CQ2<="0000";cout<='1';elsecout<='0';endif;endif;Q1<=CQ1;Q2<=CQ2;endprocess;endbhv;LIBRARYIEEE;-------24进制

6、计数器USEIEEE.STD_LOGIC_1164.ALL;USEIEEE.STD_LOGIC_UNSIGNED.ALL;ENTITYcnt24ISPORT(CLK,clrn,en:INSTD_LOGIC;CQ1,CQ2:OUTSTD_LOGIC_VECTOR(3DOWNTO0);COUT:OUTSTD_LOGIC);ENDcnt24;ARCHITECTUREbehavOFcnt24ISsignalQ1,Q2:STD_LOGIC_VECTOR(3DOWNTO0);BEGINPROCESS(CLK,clrn,en)B

7、EGINifclrn='1'thenQ1<="0000";Q2<="0000";elsIFCLK'EVENTANDCLK='1'THENifen='1'thenQ1<=Q1+1;IFQ1>8THENQ1<="0000";Q2<=Q2+1;ENDIF;endif;IFQ2=2ANDQ1=3THENQ1<="0000";Q2<="0000";COUT<='1';ELSECOUT<='0';ENDIF;ENDIF;CQ1<=Q1;CQ2<=Q2;ENDPROCESS;END;二．闹钟寄存器：闹钟系统的闹钟时间由闹钟寄存器

8、保存和传递，并与当前的时间进行比较。若两者相等（分和时分别比较，将两者的结果经过与门输出），则二极管发光。设定新的闹钟时间的方法与修改当前时间的放法类似。逻辑图：libraryieee;-----闹钟寄存器（分）部分，时和分类似useieee.std_logic_1164.all;useieee.std_logic_unsigned.all;entityal