数字逻辑设计及应用复习课.ppt

《数字逻辑设计及应用复习课.ppt》由会员上传分享，免费在线阅读，更多相关内容在教育资源-天天文库。

1、1数字逻辑设计及应用复习课试卷构成：1填空（12×2＝24分）2逻辑函数化简（2×6＝12分）3,4,5,6,7分析设计题（54分）8Verilog设计（1×10＝10分）2掌握常用二-十的转换掌握基本逻辑运算，原码，反码，补码各种常见编码，8421码等各种基本逻辑运算二进制数据的传输方式1.数字逻辑基础3课后练习1.4.141、熟悉逻辑代数常用基本定律、恒等式和规则。反演律等2、掌握逻辑代数的变换和卡诺图化简法；2.逻辑代数与硬件描述语言基础562.2.3用卡诺图化简下列各式（6）7练习P642.1.4P652.2.38熟练掌握：基本逻辑门（与、或、与非、或非、异或

2、门）、三态门、OD门（OC门）和传输门的逻辑功能。3.逻辑门电路91.熟练掌握组合逻辑电路的分析方法和设计方法数字电路的分类，时序逻辑电路与组合逻辑电路的区别2.掌握编码器、译码器(138)、数据选择器(151)逻辑功能及其应用，并能根据设计要求完成电路的正确连接。3.竞争冒险现象的相关知识4组合逻辑电路104.4.6用译码器74HC138和适当的逻辑门实现函数F=114.4.21应用74HC151实现如下逻辑函数12练习P1964.4.5,4.4.6,4.4.7,4.4.9P1984.4.20,4.4.21,4.4.29131、掌握锁存器、触发器的电路结构和工作原理

3、2、熟练掌握SR触发器、JK触发器、D触发器及T触发器的逻辑功能3、正确理解锁存器、触发器的动态特性5锁存器和触发器14练习P2405.4.1,5.4.5,5.4.7152、熟练掌握时序逻辑电路的分析方法1、熟练掌握时序逻辑电路的描述方式及其相互转换。3、熟练掌握时序逻辑电路的设计方法4、熟练掌握典型时序逻辑电路计数器、移位寄存器的逻辑功能及其应用。6.时序逻辑电路的分析与设计5、数字逻辑电路的分类，时序电路的分类。16习题计数器的进制（模）与触发器个数的关系，编码位数与编码总数的关系161组成的计数器的分析（状态图）与判断（几进制）176.2.5分析图所示同步时序电

4、路，写出各触发器的激励方程、电路的状态方程组和输出方程，画出状态表和状态图。1874LVC161逻辑功能表输入输出清零预置使能时钟预置数据输入计数进位CEPCETCPD3D2D1D0Q3Q2Q1Q0TCL××××××××LLLLLHL××↑D3D2D1D0D3D2D1D0*HHL××××××保持*HH×L×××××保持*HHHH↑××××计数*CR的作用？PE的作用？19用集成计数器构成任意进制计数器例用74LVC161构成九进制加计数器。解：九进制计数器应有9个状态，而74LVC161在计数过程中有16个状态。如果设法跳过多余的7个状态，则可实现模9计数器。(1)反

5、馈清零法20(2)反馈置数法21例6.5.1试用74LVC161构成模216的同步二进制计数器。22使用VERILOGHDL完成同步12进制计数器设计modulem9(CP,CR,Q);//模块名（端口）inputCP,CR;//定义输入信号output[3:0]Q;//定义输出信号reg[3:0]Q;//数据类型说明always@(posedgeCPornegedgeCR)//定义触发条件if(~CR)Q<=4‘b0000;//异步复位else//时钟上升沿有效beginif(Q>=4‘b1011)Q<=4’b0000;//定义计数范围elseQ<=Q+1‘b1;/

6、/定义计数过程endendmodule23练习P3216.2.3,6.2.4,6.2.5,6.2.624存储器、复杂可编程逻辑器和现场可编程门阵列掌握半导体存储器字、位、存储容量、地址、等基本概念。25习题P3837.1262、了解由555定时器组成的多谐、单稳、施密特触发器的电路、工作原理及外接参数及电路指标的计算。1、了解多谐振荡器、单稳态触发器、施密特触发器的电路组成及工作原理。8脉冲波形的变换与产生27THANKS祝大家考出理想成绩知识回顾KnowledgeReview祝您成功！