半导体存储器和可编程逻辑器件 ppt课件.ppt

《半导体存储器和可编程逻辑器件 ppt课件.ppt》由会员上传分享，免费在线阅读，更多相关内容在教育资源-天天文库。

1、半导体存储器和可编程逻辑器件半导体存储器一、概述半导体存储器是一种能存储大量二值数字信息的大规模集成电路，是现代数字系统特别是计算机中的重要组成部分。半导体存储器ROMEPROM快闪存储器PROME2PROM固定ROM（又称掩膜ROM）可编程ROMRAMSRAMDRAM按存取方式来分：半导体存储器按制造工艺来分：半导体存储器双极型MOS型对存储器的操作通常分为两类：写——即把信息存入存储器的过程。读——即从存储器中取出信息的过程。两个重要技术指标：存储容量—存储器能存放二值信息的多少。单位是位或比特（bit）。1K=210=1024，1M=210K=

2、220。存储时间—存储器读出（或写入）数据的时间。一般用读（或写）周期来表示。读写存储器又称随机存储器。读写存储器的特点是：在工作过程中，既可从存储器的任意单元读出信息，又可以把外界信息写入任意单元，因此它被称为随机存储器，简称RAM。RAM按功能可分为静态、动态两类；RAM按所用器件又可分为双极型和MOS型两种。8.1随机存取存储器(RAM)8.1.1RAM的电路结构与工作原理1.RAM存储单元六管静态存储单元（行选择线）（列选择线）存储单元位线B位线BXiYiT5T3T1T6T4T2VDDVGGDDT7T8（数据线I/O）（数据线I/O）＆＆≥1

3、XiYiDIDoR/WG1G2G3T2T1T3T4T5CRVCC（行选择线）（列选择线）（读写控制端）写入刷新控制电路存储单元“读”位线“写”位线（数据输入）（数据输出）三管动态存储单元2、RAM的结构存储矩阵…读/写控制器地址译码器…地址码输入片选读/写控制输入/输出CSR/WI/O列地址译码器行地址译码器A4A3A2A1A0A5A6A7X0X1X31Y0Y1Y7256(字)×4(位)RAM存储矩阵字单元256×4=1024=210=1K个基本存储单元8列32行基本单元（1）存储矩阵（2）地址译码一元地址译码………D3D2D1D0W0W1W256译

4、码器001110100111A0A1A710...0W110108线—256线缺点:n位地址输入的译码器,需要2n条输出线。1010二元地址译码Y0Y1Y15…A0A1A2A3X0X1X15行译码器A4A5A6A7…列译码器Dout4线—16线10...010…08位地址输入的地址译码器,只有32条输出线。25(32)根行选择线10根地址线—2n(1024)个地址25(32)根列选择线1024个字排列成—3232矩阵当X0=1，Y0=1时，对0-0单元读(写)当X31=1，Y31=1时，对31-31单元读(写)[例]10241存储器矩阵（3）输入

5、输出控制电路在CS=0时：当R/W=0时G1和G2打开，G3处于高阻状态，写入数据；当R/W=1时G3打开，G1和G2处于高阻状态，读出数据。在CS=1时：G1、G2和G3处于高阻状态，不工作。&&I/ODDR/WCSCSADD(地址)I/O输出数据读出单元的地址tRCtACStAA3.RAM的操作与定时读操作过程及时序图①欲读取单元的地址加到存储器的地址输入端；②加入有效的片选信号CS；④让片选信号CS无效，I/O端呈高阻状态，本次读出结束。③在R/W线上加高电平，经过一段延时后，所选择单元的内容出现在I/O端；地址存取时间读周期片选最小时间写入单

6、元的地址写入数据CSADDI/OtWCtWPtWRtAStDWtDHR/W写操作过程及时序图①欲读取单元的地址加到存储器的地址输入端；②加入有效的片选信号CS；④在R/W线上加低电平，进入写工作状态；⑤让片选信号CS无效，I/O端呈高阻状态，本次写入结束。③将待写入的数据加到I/O端；8.1.2RAM容量的扩展(一)位扩展地址线、读/写控制线、片选线并联输入/输出线分开使用如：用8片10241位RAM扩展为10248位RAMI/O1024×1(0)A0A1…A9R/WCSI/O1024×1(1)A0A1…A9R/WCS…I/O1024×1(7)A

7、0A1…A9R/WCS…A0A1..A9CSR/W00I0I1I7D0D710O0O1O7D0D7(二)字扩展8.2只读存储器（ROM）分类掩模ROM可编程ROM（PROM—ProgrammableROM）可擦除可编程ROM（EPROM—ErasablePROM）说明:掩模ROMPROM生产过程中在掩模板控制下写入，内容固定，不能更改内容可由用户编好后写入，一经写入不能更改紫外光擦除（约二十分钟）EPROM存储数据可以更改，但改写麻烦，工作时只读EEPROM或E2PROM电擦除（几十毫秒）FlashMemory(快速存储器)1.基本结构一、ROM

8、的结构示意图地址输入数据输出—n位地址—b位数据A0A1An-1D0D1Db-1D0D1Db-1A0A1An