半导体存储器和可编程逻辑器件.ppt

半导体存储器和可编程逻辑器件.ppt

ID:51650967

大小:347.00 KB

页数:15页

时间:2020-03-27

半导体存储器和可编程逻辑器件.ppt_第1页
半导体存储器和可编程逻辑器件.ppt_第2页
半导体存储器和可编程逻辑器件.ppt_第3页
半导体存储器和可编程逻辑器件.ppt_第4页
半导体存储器和可编程逻辑器件.ppt_第5页
资源描述:

《半导体存储器和可编程逻辑器件.ppt》由会员上传分享,免费在线阅读,更多相关内容在教育资源-天天文库

1、第七章半导体存储器和可编程逻辑器件§7.2RAM§7.3ROM§7.1引言§7.4PLD/CPLD/FPGA二、举例0000000100100011010001010110011110001001101010111100110111101111B3B2B1B0G3G2G1G00000000011111111011001100110011000111100001111000000111111110000例2:用ROM设计一个实现四位二进制码转换成Gray码的代码转换电路。解:选择244的ROM实现该代码转换电路。G3G2G1G0B3B3B

2、2B2B1B1B0B0••••••••••••••••m0m1m2m3m4m5m6m7m8m9m10m11m12m13m14m15门阵列与阵或列门选用16×4位ROM••••••••••••••••例3:试用ROM构成能实现函数y=x2的运算表电路,x的取值范围为0~15的整数。解:(1)分析要求、设定变量x:用B=B3B2B1B0表示。Y=Y7Y6Y5Y4Y3Y2Y1Y0表示。(2)列真值表—函数运算表Y7=m12+m13+m14+m15(3)写标准表达式Y4=m4+m5+m7+m9+m11+m12Y6=m8+m9+m10+m11+m1

3、4+m15Y5=m6+m7+m10+m11+m13+m15Y3=m3+m5+m11+m13Y1=0Y2=m2+m6+m10+m14(4)画ROM存储矩阵节点连接图Y0=m1+m3+m5+m7+m9+m11+m13+m15Y7Y6Y5Y4B3B3B2B2B1B1B0B0m0m1m2m3m4m5m6m7m8m9m10m11m12m13m14m15门阵列与Y3Y2Y1Y0××××××××××××××××××××××××××××××××××××××阵或列门选用16×8位ROMPLD(ProgrammableLogicDevice)是由工厂制好,用

4、户可以用开发工具,按照自己的功能设计要求,对芯片功能进行编程的大规模集成电路(LSI)第三节可编程逻辑器件PLDPLD的发展70年代初:推出第一种可编程逻辑器件——可编程只读存贮器PROM 80年代中:推出了通用阵列逻辑GAL 90年代中:推出了在系统编程逻辑器件ISP,由于PLD的可编 程,使用方便灵活,特别适用于产品开发和样机 的研制,故PLD在国外已获得广泛应用。在国内也 引起了科技工作者的注目,应用日益广泛。一、可编程逻辑阵列PLA基本结构PLD缓冲器PLD与门PLD或门硬线连接可编程连接单元被擦除断开单元PLA的结构特点与阵列、

5、或阵列都可编程,灵活性大,编程困难,限制了它的应用PLA与ROM阵列的区别PLAROMPLA是非全译码方式ROM阵列是全译码方式或、与阵列都可编程或阵列可编程与阵列不可编程实现逻辑函数总的利用率高实现逻辑函数总的利用率低exp1:用PLA阵列实现下列函数阵列图二、通辑阵列逻辑GALGeneralArrayLogicGAL:可编程的输入/输出(I/O)结构,采用电改写CMOS工艺、数秒内可完成芯片的擦除和编程过程,并可反复改写。主要特点:输出逻辑宏单元典型的GAL16VGAL16V8最多可用16个输入引脚最多可用8个输出引脚

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。