串入串出移位寄存器.doc

《串入串出移位寄存器.doc》由会员上传分享，免费在线阅读，更多相关内容在教育资源-天天文库。

1、串入/串出移位寄存器一、实验目的根据实验内容中介绍的4位串入/串出移位寄存器的设计方法，设计一个8位串入/串出移位寄存器。实验源程序是siso.vhd。二、实验内容在这里我们通过一个4位串入/串出移位寄存器设计过程来介绍如何设计串入/串出移位寄存器。所谓的串入/串出移位寄存器，即输入的数据是一个接着一个依序地进入，输出时一个接着一个依序地送出。三、实验连线输入信号有CLK（时钟信号）、DATA-IN（数据输入），CLK用适配器板子上的时钟端，接数字信号源的CLK5，频率调节到1Hz左右，DATA-IN接拨码开关；输出信号DATA-

2、OUT接发光二极管。四、实验源程序LIBRARYieee;USEieee.std_logic_1164.ALL;ENTITYsisoISPORT(DATA_IN:INSTD_LOGIC;CLK:INSTD_LOGIC;DATA_OUT:OUTSTD_LOGIC);ENDsiso;ARCHITECTUREaOFsisoISSIGNALQ:STD_LOGIC_VECTOR(3DOWNTO0);BEGINPROCESS(CLK)BEGINIFCLK'EVENTANDCLK='1'THENQ(0)<=DATA_IN;FORIIN1TO3L

3、OOPQ(I)<=Q(I-1);ENDLOOP;ENDIF;ENDPROCESS;DATA_OUT<=Q(3);ENDa;五、波形仿真结果图14位串入/串出移位寄存器仿真波形图因为一开始时寄存器内部存储的数据为“0000”，必须等这4个“0”逐一移出后，新的数据才能进入并存储，帮数据的输入和输出会存有4个位延迟时间的差异。DATA_IN表示输入的数据流，DATA_OUT为输出的数据流，Q显示的为寄存器目前存储的数据内容。