优秀毕业设计毕业论文EDA课程设计串入串出移位寄存器

《优秀毕业设计毕业论文EDA课程设计串入串出移位寄存器》由会员上传分享，免费在线阅读，更多相关内容在工程资料-天天文库。

1、串入/串出移位寄存器专业：应用电子技术班级：2010级（1）班课程名称：串入/串出移位寄存器学号：201030210121姓名：扌旨导老0帀：摘要I1引言1・1课程设计的目的11.2课程设计的内容12EDA、VHDL简介2.1EDA简介22.2VIIDL22.2.3VHDL的设计流程33移位寄存器设计过程3.1设计规划43.2各模块工作原理及设计43.2.1移位寄存器的工作原理43.2.2串入并出(SIPO)移位寄存器的设计错误！未定义书签。3.2.38位串入并出(S1P0)移位寄存器的设计54系统仿真

2、4.14位串入串出(SISO)移位寄存器仿真图分析74.28位串入串岀(S1S0)移位寄存器仿真图分析75结论5.1对本设计有缺点的分析85.2结论与心得8参考文献系统使用EDA技术设计了具有移位功能的寄存器，采用硕件描述语言VIIDL进行设计，然后进行编程，时序仿真等。软件基TVHDL语言实现了本设计的控制功能。木设计根据移位寄存器的功能主要设计的是8位串入串出(SISO)移位寄存器。整个设计过程简单，使用方便。功能齐全，精度高，具有一定的开发价值。关键词：EDA；VHDL；移位寄存辭1引言随着社会的

3、发展，科学技术也在不断的进步。特别是计算机产业，可以说是日新月异，移位寄存器作为计算机的一个重要部件，从先前的只能做简单的左移或右移功能的寄存器到现在广泛应用的具有寄存代码、实现数据的串行-并行转换、数据运算和数据处理功能的移位寄存器。移位寄存器止在向着功能强，体积小，重量轻等方向不断发展，本设计主要介绍的是j个基于超高速硬件描述语言VIIDL对移位寄存器进行编程实现。近年来，集成屯路和计算机应用得到了高速发展，现代电子设计技术已迈入一个崭新的阶段，具体表现在：(1)电了器件及其技术的发展将更多地趋向于

4、为EDA服务；(2)硬件电路与软件设计过程已高度渗透；(3)电子设计技术将归结为更加标准、规范的EDA工具和硬件描述语言HDL的运用；(4)数字系统的芯片化实现手段已成主流。因此利用计算机和大规模复杂可编程逻辑器件进行现代电子系统设计已成为电子工程类技术人员必不可少的基木技能之一。1.1课程设计的目的在计算机中常要求寄存器有移位功能。如在进行乘法时,要求将部分积右移；在将并行传送的数转换成串行数时也需耍移位。因此，移位寄存器的设计是必耍的。本次设计的目的就是利用计算机组成原理中移位寄存器的相关知识，根据

5、实验内容屮介绍的4位串入/串出移位寄存器的设计方法，设计一个8位串入/串出移位寄存器。并11通过这次的课程设计要更加深入的了解移位寄存器的功能。了解EDA技术,并掌握VHDL硬件描述语言的设计方法和思想，通过学习的VHDL语言结合计算机组成原理屮的相关知识理论联系实际，掌握所学的课程知识。通过对移位寄存器的设计，巩固和综合运用所学知识，提高对计算机组成原理的理解。1.2课程设计的内容本课程设计是关于移位寄存器的设计，它不仅具有存储代码的功能，而且还有左移、右移、并行输入及保持等功能。在这里我们将通过一个

6、4位串入/串出移位寄存器设计过程来介绍如何设计8位串入/串出移位寄存器。所谓的串入/串出移位寄存器，即输入的数据是一个接着一个依序地进入，输出时一个接着一个依序地送出。2EDA、VHDL简介2.1EDA简介EDA[11是电子设计自动化（ElectronicDesignAutomation）的缩写，在20世纪90年代初从计算机辅助设计（CAD）、计算机辅助制造（CAM）、计算机辅助测试（CAT）和计算机辅助工程（CAE）的概念发展而来的。EDA技术就是以计算机为工具，设计者在EDA软件⑵平台上，用硬件描述

7、语言HDL完成设计文件，然后由计算机自动地完成逻辑编译、化简、分割、综合、优化、布局、布线和仿真，直至对于特定目标芯片的适配编译、逻辑映射和编程下载等工作。EDA技术的出现，极大地提高了电路设计的效率和可*性，减轻了设计者的劳动强度。2.2VHDL2.2.1VHDL的简介VHDL「（Very-High-SpeedIntegratedCircuitHardwareDescriptionLanguage）,翻译成中文就是超高速集成电路硬件描述语言。因此它的应用主要是应用在数字电路的设计屮。诞生于1982年。

8、自IEEE公布了VHDL的标准版本,IEEE-1076（简称87版）之后，各EDA公司相继推出了口己的VHDL设计环境，或宣布自己的设计工具可以和VHDL接口。此后VHDL在电子设计领威得到了广泛的接受，并逐步取代了原有的非标准的硬件描述语言。1993年，IEEE对VHDL进行了修订，从更高的抽象层次和系统描述能力上扩展VHDL的内容，公布了新版木的VHDL,即IEEE标准的1076J993版木，（简称93版）。现在，VHDL和Verilo