Verilog程序设计-八位循环移位寄存器.doc

《Verilog程序设计-八位循环移位寄存器.doc》由会员上传分享，免费在线阅读，更多相关内容在教育资源-天天文库。

1、EDA课程Verilog程序设计-八位循环移位寄存器moduleshiftleft(ain,aout,left_n);input[7:0]ain;input[2:0]left_n;output[7:0]aout;reg[7:0]aout;always@(ain,aout,left_n)begincase(left_n)3'b001:beginaout[7:1]=ain[6:0];aout[0]=ain[7];end3'b010:beginaout[7:2]=ain[5:0];aout[1:0]=ain[7:

2、6];end3'b011:beginaout[7:3]=ain[4:0];aout[2:0]=ain[7:5];end3'b100:beginaout[7:4]=ain[3:0];aout[3:0]=ain[7:4];end3'b101:beginaout[7:5]=ain[2:0];aout[4:0]=ain[7:3];end3'b110:beginaout[7:6]=ain[1:0];aout[5:0]=ain[7:2];end3'b111:beginaout[7]=ain[0];aout[6:0]=a

3、in[7:1];endendcaseendendmodule