数字逻辑电路第4章时序逻辑电路课件.ppt

数字逻辑电路第4章时序逻辑电路课件.ppt

ID:57234271

大小:1.23 MB

页数:38页

时间:2020-08-04

数字逻辑电路第4章时序逻辑电路课件.ppt_第1页
数字逻辑电路第4章时序逻辑电路课件.ppt_第2页
数字逻辑电路第4章时序逻辑电路课件.ppt_第3页
数字逻辑电路第4章时序逻辑电路课件.ppt_第4页
数字逻辑电路第4章时序逻辑电路课件.ppt_第5页
资源描述:

《数字逻辑电路第4章时序逻辑电路课件.ppt》由会员上传分享,免费在线阅读,更多相关内容在教育资源-天天文库

1、第6章 时序逻辑电路学习目标:1.掌握CMOS时序逻辑电路的特点与分析方法。2.了解同步和异步的二-十进制计数器的特点及其工作过程的区别,寄存器和锁存器的区别。3.掌握CMOS时序逻辑电路的一般设计方法,特别是同步时序逻辑电路的设计方法。4.熟练掌握“反馈清零法”、“反馈置数法”、“进位输出置数法”和“级联法”,利用中规模集成芯片构成任意进制计数器的方法。熟练掌握同步与异步归零逻辑方面的差异,同步与异步置数逻辑方面的差异。5.会运用中规模CMOS芯片实现指定逻辑功能的数字产品。图6.9用计数器CC4033构成的数字时钟的电路6.2.2时序逻辑电

2、路的设计方法1.时序逻辑电路的设计步骤。根据要求实现的逻辑功能,求出满足此功能的最简单的时序逻辑电路的过程,称为时序逻辑电路设计。一般步骤如下:(1)分析设计要求,建立原始状态图或原始状态转换表。首先分析给定的逻辑问题,确定输入、输出变量,并且定义其对应的意义;再设定电路的状态数,将电路的状态按顺序编号,然后按照题意画出原始状态图或原始状态转换表。(2)进行状态化简,求出最简状态图。在原始状态图中,凡是输入相同输出也相同,要转换的次态也相同的状态,皆称为“等价状态”。状态化简就是将多个等价状态合并,丢掉多余状态,从而得到“最简状态”。(3)状态

3、分配。状态分配又叫做状态编码或状态赋值。若最简状态图中状态数为N,则触发器的数目n应满足关系:2n≥N>2n-1。一般情况下,可以从各种不同分配方案中,选择最佳状态编码方案,可以使设计电路最简单。(4)选定触发器的类型,求出时钟方程、输出方程、状态方程和驱动方程。可供选择的触发器有JK触发器、D触发器。根据简化状态图及状态编码,可作出电路次态和输出的卡诺图,并从卡诺图中分别求出电路状态方程和输出方程;再根据触发器类型,将状态方程转换为触发器特性方程的形式,便求得电路的驱动方程。(5)画逻辑电路图。根据求出的时钟方程、驱动方程、输出方程及选定触发

4、器的类型,便可画出所要设计的逻辑电路图。(6)检查设计的电路能否自启动。把无效状态代入电路检查,在时钟脉冲作用下能够进入有效循环,则说明该电路有自启动能力。如果无效状态形成了循环,则说明该电路不能自启动,则应采取两种措施解决。一种是修改逻辑设计电路,另一种是通过预置数的方法,将电路的初始状态值置成有效状态之一。6.5.2计数器按照CP脉冲的输入方式可分为同步计数器和异步计数器。按照计数规律可分为加法计数器,减法计数器和可逆计数器。按计数容量N又可划分为二进制计数器和非二进制计数器,n代表计数器中有触发器的数,N代表计数过程中所经历的有效状态总数

5、,又称为“计数长度”。结论:计数器的功能:不仅可以计数也可作为分频器。同步计数器异步计数器加计数器减计数器可逆计数器二进制计数器非二进制计数器十进制计数器任意进制计数器加计数器减计数器可逆计数器二进制计数器非二进制计数器十进制计数器任意进制计数器…………p290典型集成同步计数器集成计数器是厂家生产的通用芯片,其函数关系已经固定,状态分配编码不能改变,所以,在用集成计数构成N进制计数器,往往利用清零端或置数端,让电路跳过某些状态来获得N进制计数器。在集成电路手册中由功能表很容易知道集成计数器的清零和置数方式。例如:清零和置数均“同步方式”的有1

6、6进制加法计数器CC40163;十进制加法计数器CD40162;十进制同步可逆计数器CD40192,16进制可逆计数器CD40193;清零采用异步方式,置数采用同步方式的16进制同步加法计数器CD40161,十进制同步加法计数器CD40160;还有CD4518,CD40110/4033/4520也具有同步计数功能。CD40161外形图图6.35CC40160/40161引脚排列图CC40160/40161是一种同步二进制加法集成计数器,共引脚端排列如图6.35所示,逻辑功能表如表6.11所示。(带异步清零)(带同步清零)(1)—异步清零,当=0

7、,=1时,Q3Q2Q1Q0=0000,即各触发器置成O状态。(2)—同步并行置数,当=0,=1时,由于CP上升沿配合,四个触发器同时接受并行的输入数据,使Q3Q2Q1Q0=D3D2D1D0,称作“同步并行置数”。74LVC161逻辑功能表CR的作用?PE的作用?时序波形图TC=CET•Q3Q2Q1Q02、集成计数器CC40160/40161构成N进制计数器。方法一:反馈置零法—利用CC40161异步清零端的功能来构成任意N进制计数器的方法。方法二:反馈预置数法—利用CC40161同步并行置数端来构成任意N进制计数器的方法。方法三:进位输出置数法

8、—利用进位输出端CO的进位输出,使计数器置入数据,来构成任何N进制计数器的方法。P296例1试用CC40161集成芯片,分别采用“反馈清零”法,“反馈

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。