一种低失调CMOS比较器设计.pdf

一种低失调CMOS比较器设计.pdf

ID:57065206

大小:433.50 KB

页数:4页

时间:2020-07-31

一种低失调CMOS比较器设计.pdf_第1页
一种低失调CMOS比较器设计.pdf_第2页
一种低失调CMOS比较器设计.pdf_第3页
一种低失调CMOS比较器设计.pdf_第4页
资源描述:

《一种低失调CMOS比较器设计.pdf》由会员上传分享,免费在线阅读,更多相关内容在行业资料-天天文库

1、第12卷第1期电路与系统学报Vol.12No.12007年2月JOURNALOFCIRCUITSANDSYSTEMSFebruary,2007文章编号:1007-0249(2007)01-0051-04*一种低失调CMOS比较器设计李杰,吴光林,吴建辉,戚韬(东南大学国家专用集成电路系统工程技术研究中心,江苏南京210096)摘要:本文在研究各种比较器失调消除技术基础上,提出了一种用于ADC电路的高速高精度比较器失调消除技术。该比较器由主动复位和共模箝位的预放大器和输出锁存器构成,通过负反馈自适应调整比较器输入失调电压,降低了开关电容沟道电荷注入和时钟馈通对

2、比较器精度的影响。仿真结果表明,在Chartered0.35µmCOMS工艺下,电源电压3.3V,调整后的比较器失调误差为34µV,比较速率100MHz。关键词:A/D转换器;比较器;失调消除技术;放大器中图分类号:TN432文献标识码:A1引言[1,2]比较器是逐次逼近型ADC和flashADC电路中关键的部分。比较器中电路元件的失配造成比[3]较器通常的失调误差大约为50mV,为了满足高精度的模数转换器(ADC)设计,必须对比较器进[4][5]行失调消除。通常的失调消除技术有输入失调存储、输出失调存储、电阻激光修正、反馈自调整。输入失调存储由于要克服开关

3、断开引起的时钟穿通效应,需要较大电容,这样降低比较器输入电压的建立时间。输出失调存储和输入失调存储一样,由于失调存储电容在信号传输路径上,降低了比较器[6]的速度,同时它也不能消除沟道电荷注入的影响,降低了比较器的精度。片上电阻激光修调是指在测试时对比较器的负载电阻进行激光修调。由于校准过程只在芯片制造时进行一次,要求电路具有时间和温度的稳定性。这种校准方法具有芯片面积小、不需外加芯片外元件、比较器可以连续性工作等优点,缺点是需要校准工序,增加成本。文献[5]提出的反馈自调整失配校准方式可以根据电路对温度和时间稳定性的要求,调整自校准周期,使得比较器获得稳定

4、的较小的输入失调,缺点是占用芯片面积较大。本文从提高比较器电路精度和速度出发,介绍了一种比较器失调消除技术。VL2比较器设计N8TN722.1比较器失调消除技术Φ5AIN为了弥补上述比较器失调消除技Φ1TA2TA1S9C1Φ2S1VINCIN术的不足,本文采用了反馈多周期失Vref+CMP调消除技术,通过输出反馈调整比较S2VCOMPINR-器的输入端,使得输入为零时,比较Φ5CINC2器输出为零。比较器失调校准原理如AS10Φ4Φ3INRP1图1所示,它的基本思想是在比较器TA1S5MΦ1VHN5N6S3N1两端输入相等时,由于比较器电路元T1VLN3Vc

5、C3Vb0S7件失配,使得比较器的输出不等,通TAP22N过这个输出差值调整比较器输入端,S8S6S4N2尽量使比较器输出相等。N4C4Vb0图2为图1失调消除电路的时序,图1比较器失调消除原理当Φ1为高电平时,开关S1,S2,S7和*收稿日期:2005-08-01修订日期:2006-02-11基金项目:数字电视调谐器专用芯片及产品产业化专项项目资助;国家自然科学基金资助项目(60176018)52电路与系统学报第12卷S8闭合,偏置电压Vref同时接到比较器的两个输入端VIN和VINR,偏置电压Vc初始化NMOS电容N3和N4。当开关S1和S2断开时,根据

6、电荷守恒,输入端VIN和VINR的电压相等(忽略时钟馈通和沟道电荷注入)。在Φ2为高电平时,比较器输出比较结果。在Φ3为高电平时,根据比较器输出决定电容C3和C4的冲放电,在Φ4为高电平时,电容C3与NMOS电容N3,电容C4与NMOS电容N4之间的电荷进行重新分配,NMOS管N6和N5的栅压变化,控制N6和N5的输出电阻变化(N6和N5工作在深线性区),使得T1点的电压变化自适应地补偿比较器的输入端。失配校准完后,Φ5为高电平,开关S9、S10闭合,输入比较信号AIN和AINR。在Φ3为高电平时,电Φ1容C3上的电荷为:Φ2QC3=C3×VM(1)Φ式(1

7、)中VM为图1中M点电压。在Φ4为高电平时,电容C3、3电容N3上的电荷分别为:Φ4'C3Q=Q(2)Φ5C3C3+CC3N3图2失调消除电路时序CN3Q=Q(3)N3C3C3+CN3式(3)中CN3电容大小为WLCox,W和L分别为NMOS电容N3的宽和沟道长度,Cox为单位面积的栅电容。根据式(1)和式(3),电容N3上电压变化量为:C3×VM∆V=(4)TA1C3+WLCox∆RN5T1点电压的变化量为:∆VT1=(VH−VL)(5)R+∆R+R+∆RN5N5N6N6式(5)中RN5、RN6分别为NMOS管N5、N6的输出电阻,∆RN5、∆RN6分别为

8、RN5、RN6随栅压的变化量。为了得到线性变化的电阻

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。