VGA学号显示程序实验归纳总结报告.doc

《VGA学号显示程序实验归纳总结报告.doc》由会员上传分享，免费在线阅读，更多相关内容在应用文档-天天文库。

1、本科学生设计性实验报告项目组长学号成员专业＿班级实验项目名称VGA学号显示控制电路设计指导教师及职称＿＿＿开课学期2011至2012学年下学期上课时间2012年6月27日一、实验设计方案实验名称：VGA学号显示控制电路设计实验时间：2012年6月27日小组合作：是○否●小组成员：1、实验目的：学习VGA学号显示控制电路设计2、实验场地及仪器、设备和材料：场地：枫林实验室W201仪器、设备：试验箱一台、电脑一台3、实验思路（实验内容、数据处理方法及实验步骤等）：3.1实验原理：常见的彩色显示器一般由CRT（阴极射线管）构成，彩色是由R（红），G（绿

2、），B（蓝）3基色组成。显示采用逐行扫描的方式，阴极射线枪发出的电子束打在涂有荧光粉的荧光屏上，产生RGB三色基，最后合成一个彩色图像。从屏幕的左上方开始自左向右的扫描，每扫完一行电子束回到下一行的最左端，每行结束后电子枪回扫的过程中进行消隐。然后从新开始行扫描，消隐，直到扫描到屏幕的右下方，电子书回到屏幕的左上方重新开始新的图像扫描，并且在回到屏幕的左上方过程中进行消隐，在消隐的过程中不发射电子束。每一行扫描结束时，用HS（行同步）信号进行同步；扫描完所有的行后用VS（场同步）信号进行同步。VGA显示器总共需要五根信号线，分别为RGＢ三原色

3、信号和行同步(HSYNC)、场同步(VSYNC)信号。在通用的标准中，VGA的像素输出频率为25.175MHz，行频率是31.496KHz，场频率是59.94Hz。分辨率为640*480，即每行显示640个像素，每场显示480行。这640*480是显示器的有效显示区(Visiblearea)，除此之外，还有行、场消隐区(BackPorch)，以及行、场同步区（SyncPulse）以实现行列的同步操作。如果利用实验室的液晶屏，可以增加分辨率至800*600，在这个标准下屏幕的刷新频率设为72Hz，行频率是48.08KHz。FPGA需实现的扫描时序如

4、下图：显示控制器是一个较大的数字系统，采用模块化设计原则、借鉴自顶向下的程序设计思想，进行功能分离并按层次设计。利用VHDL硬件描述语言对每个功能模块进行描述，并逐一对每个功能模块进行编译仿真，使顶层VGA显示控制器的模块实体仿真综合得以顺利通过。VGA显示控制器主要由以下模块组成：分频模块、VGA时序控制器模块、彩条图形生成模块、VGA显示模块、存储模块等，如图1所示。图1基于FPGA的VGA显示控制系统框图3.1.1VGA时序控制器模块图片想要在显示器上显示出来，它主要需要5个信号，行同步信号（HS）、场同步信号（VS）和RGB三基色信号。V

5、GA时序控制模块是须严格按照VGA时序标准产生相应的脉冲信号。对这5个信号的时序驱动，VGA显示器要严格遵守“VGA工业标准”，即640*480*60Hz模式，否则会损坏VGA显示器。VGA工业标准要求的频率是：时钟频率为25.175MHz，行频为31469Hz，场频为59.94Hz。VGA的时序不是直接由模拟信号产生的，而是由数字信号控制的，为了将数字信号变成模拟信号，中间要经过D/A转换器（THS8134）处理。VGA接口的显示是通过行、场扫描的方式实现对显示器进行扫描控制实现的。图2为VGA行扫描、场扫描的时序图。图2VGA行扫描、场扫描时

6、序图3.1.2彩条图形生成模块作为测试模式，该模式可以测试所连接的显示器以及整个VGA显示系统是否正常工作。在彩条生成模块中产生横彩条和竖彩条，横彩条通过场计数器vcnt计数进行控制，以显示相应的颜色。设计产生16个彩条，将480行的像素16等份，用vcnt来控制计数区域，不同的区域赋予不同的颜色值。竖彩条的显示原理与横彩条相似，只是使用行计数器hcnt来进行计数，把每行的640个像素16等份。一帧屏幕的显示是由600行从上至下扫描，800列从左至右填充（这也是为什么每当电脑几乎要当机的时候，视屏显示从上之下的延迟扫描）然而微观上，一行的行扫描是

7、由超过800个列填充完成，一帧图像超过600行扫描。实际上是VGA的时序在作怪。上图是有关HSYNC和VSYCNC的时序图，以800x600x60Hz为例，信息如下：800X600X50HZa段b段c段d段e段总共n个列像素HSYNCSignal列像素12888800401056800X600X50HZo段p段q段r段s段总共n个行像素VSYNCSignal行像素4236001628HSYNCSignal是用来控制“列填充”，而一个HSYNCSignal可以分为4个段，也就是a(同步段)，b（后肩段），c（激活段），d（前肩段）。HSYNCSig

8、nal的a是拉低的128个列像素，b是拉高的88个列像素，至于c是拉高的800个列像素，而最后的d是拉高的40个列像素。一列总共有105