基于vhdl的数字频率计的设计与实现

《基于vhdl的数字频率计的设计与实现》由会员上传分享，免费在线阅读，更多相关内容在教育资源-天天文库。

1、电子技术王戎丞等：基于VHDL的数字频率计的设计与实现基于VHDL的数字频率计的设计与实现王戎丞，陈可中，明鑫（广西大学物理科学与工程技术学院广西南宁530004）摘要：介绍一种基于VHDL的采用自顶而下（uptobottom）设计方法实现的数字频率计。该设计方法与传统的设计方法相比，具有外围电路简单，程序修改灵活和调试容易等特点。特别是在设计的初期阶段可以通过软件仿真来预知设计方案的可行性，便于及时的调整设计方案，避免了传统方法中到项目开发的后期才发现方案不妥，从而造成人力、物力的浪费。同时，在本设计中用到的CPLD器件运行稳定可靠，可反复擦写

2、，便于系统的维护与更新。关键词：VHDL；EDA；频率计；自顶而下中图分类号：TP312文献标识码：B文章编号：1004373X（2005）1500003DesignandRealizationofDigitalFrequencyCounterBasedonVHDLWANGRongcheng，CHENKezhong，MINGXin（CollegeofPhysicsScienceandEngineeringTechnology，GuangxiUniversity，Nanning，530004，China）Abstract：Thedesignmeth

3、od，whichrealizesdigitalfrequencycounterofuptobottombasedonVHDLisintroduced.Comparingwithtradition-aldesignmethod，thisdesignmethodhascharacteristicsofsimpleperipheralcircuit，easymodificativeprocedureanddebugs，etc.Especiallyitcancomeandforeseefeasibilityofthedesignprojectthroug

4、hthesoftwarewaytoimitatethetruemodeinthedesign'searlystage，benefitthepromptad-justmentofthedesignproject，andavoidfindingtheprojectimproperthuscausestheemergenceofsuchasituationofwasteofthemanpowerandmaterialsuntilwhattheprojectisdevelopedlaterstageinthetraditionalmethod.Meanw

5、hile，CPLDdevicewhichisusedinthedesignrunssteadyandreliable，andcanbeerasedandwrittenrepeatedly，italsobenefitssystematicmaintenanceandupdate.Keywords：VHDL；EDA；frequencycounter；uptobottom从以前的无线电技术到单片机，直到现在的EDA（电频率为：子设计自动化）技术，电子设计的方法发生着翻天覆地的fx=fs/Ns变化。在信息技术高速发展的今天，FPGA/CPLD器件的因此应

6、采用通过对单位时间（1s）内对被测对象的频繁使用，以及VHDL（VeryHighSpeedIntergratedCircuit脉冲数的测定来换算出频率值。本频率计的主体框图如图HardwareDescriptionLanguage，超高速集成电路硬件描述1所示。语言）语言在电子系统设计中的应用使电子系统的硬件设计实现了软件化。因此电子设计的理念从传统的至底向上（downtoup）变为至顶向下（uptodown），使设计的方式更灵活，大大提高了效率、缩短了开发周期。本文介绍了图1系统构成框图基于CPLD器件通过VHDL语言的数字频率计的设计。主控部

7、分，控制产生各种时序，协调各功能模块工1测频原理作。计数器由8个十进制计数器组成。因此测量的范围是1～99999999Hz，锁存器把测得的数值锁存到显示部件。测频法就是在确定的闸门时间T内，记录被测信号w测量时，主控部分设置1个控制信号时钟CLKCNT，1个-的变化周期数（或脉冲个数）Nx，则被测信号的频率为：计数使能信号TSTEN和1个与使能端反相的所存信号fx=Nx/TwLOAD，以及清零端RSTCLK-CNT的输入频率为1Hz，则测周期法需要有标准信号的频率f，在待测信号的一使能端TSTEN就输出一个脉冲宽度为1s的周期信号，作s个周期T内

8、，记录标准频率的周期数N，则被测信号的为计数的闸门信号。由于TSTEM对每一个计数器的使能xs端同步，所以在TSTEN的高电平期间允许各