锁相环基本原理.pdf

锁相环基本原理.pdf

ID:51506643

大小:431.35 KB

页数:25页

时间:2020-03-25

锁相环基本原理.pdf_第1页
锁相环基本原理.pdf_第2页
锁相环基本原理.pdf_第3页
锁相环基本原理.pdf_第4页
锁相环基本原理.pdf_第5页
资源描述:

《锁相环基本原理.pdf》由会员上传分享,免费在线阅读,更多相关内容在行业资料-天天文库

1、锁相环基本原理一个典型的锁相环(PLL)系统,是由鉴相器(PD),压控荡器(VCO)和低通滤波器(LPF)三个基本电路组成,如图1,Ud=Kd(θi–θo)UF=UdF(s)UiPDLPFVCOUoθidθo=KUOFθodt图1一.鉴相器(PD)构成鉴相器的电路形式很多,这里仅介绍实验中用到的两种鉴相器。1.异或门鉴相器异或门的逻辑真值表示于表1,图2是逻辑符号图。输入输出AABFFB000011101__110F=AB+AB表1图2从表1可知,如果输入端A和B分别送2π入占空比为50%的信号波形,则当两者A存在相位差Δθ时,输出端F的波

2、形的占空比与Δθ有关,见图3。将F输出波B形通过积分器平滑,则积分器输出波形F的平均值,它同样与Δθ有关,这样,我们就可以利用异或门来进行相位到电压Δθ的转换,构成相位检出电路。于是经积图3分器积分后的平均值(直流分量)为:UU=Vdd*Δθ/π(1)Vcc不同的Δθ,有不同的直流分量Vd。Δθ与V的关系可用图4来描述。从图中可知,两者呈简单线形关1/2Vcc系:Ud=Kd*Δθ(2)1/2ππΔθKd为鉴相灵敏度图412.边沿触发鉴相器前已述及,异或门相位比较器在使用时要求两个作比较的信号必须是占空比为50%的波形,这就给应用带来了一些不

3、便。而边沿触发鉴相器是通过比较两输入信号的上跳边沿(或下跳边沿)来对信号进行鉴相,对输入信号的占空比不作要求。二.压控振荡器(VCO)压控振荡器是振荡频率ω0受控制电压UF(t)控制的振荡器,即是一种电压——频率变换器。VCO的特性可以用瞬时频率ω0(t)与控制电压UF(t)之间的关系曲线来表示。未加控制电压时(但不能认为就是控制直流电压为0,因控制端电压应是直流电压和控制电压的叠加),VCO的振荡频率,称为自由振荡频率ωom,或中心频率,在VCO线性控制范围内,其瞬时角频率可表示为:ωo(t)=ωom+K0UF(t)式中,K0——VCO控

4、制特性曲线的斜率,常称为VCO的控制灵敏度,或称压控灵敏度。三.环路滤波器这里仅讨论无源比例积分滤波器如图5。其传递函数为:R1U(s)sτ+1O2K(s)==FR2Ui(s)s(τ1+τ2)+1UiUo式中:τ1=R1CCτ2=R2C图5四.锁相环的相位模型及传输函数ei+oKdKF(s)Ko/s-A图6图6为锁相环的相位模型。要注意一点,锁相环是一个相位反馈系统,在环路中流通的是相位,而不是电压。因此研究锁相环的相位模型就可得环路的完整性能。由图6可知:2(1)当A点断开环路时,锁相环的开环相位传输函数为θ(s)KKK(s)odoFKL

5、(S)==θ(s)Si(2)环路闭合时的相位传输函数为θ(S)KKK(S)OdoFH(S)==θ(S)S+KKK(S)idoF(3)环路闭合时的相位误差传输函数为θi(S)−θo(S)θe(S)SHe(S)===θ(S)θ(S)S+KKK(S)iidoF当环路滤波器选用无源比例积分滤波器时,经推导可得:22ωnω+2(ξω−)SnnKH(S)=22S+2ξωS+ωnn2K式中,ω=,τ1=R1C,τ2=R2Cnτ+τ121Kτ22ξω=+nτ+ττ+τ12121K1ξ=(τ+),K=KdKo22τ+τK12同样可得:2ωnS+SKHe(S)

6、=22S+2ξωS+ωnnωn称为系统的固有频率或自然角频率;ξ称为系统的阻尼系数。要注意的是上面讨论中的ω指的是输入信号相位的变化角频率,而不是输入信号本身的角频率。如输入信号是调频信号,则ω指的是调制信号的角频率而不是载波的角频率。五.锁相环的同步与捕捉锁相环的输出频率(或VCO的频率)ωo能跟踪输入频率ωi的工作状态,称为同步状态,在同步状态下,始终有ωo=ωi。在锁相环保持同步3的条件下,输入频率ωi的最大变化范围,称为同步带宽,用ΔωH表示。超出此范围,环路则失锁。失锁时,ωo≠ωi,如果从两个方向设法改变ωi,使ωi向ωo靠拢,

7、进而使Δωo=(ωi-ωo)↓,当Δωo小到某一数值时,环路则从失锁进入锁定状态。这个使PLL经过频率牵引最终导致入锁的频率范围称为捕捉带Δωp。同步带ΔωH,捕捉带Δωp和VCO中心频率ωo的关系如图7。o-PH图7实验原理及步骤利用CMOS固有的低功耗、宽工作电源、集成度高等特点,可以设计出性能良好、使用方便的锁相环单片电路。其中CD4046是一种能工作在1MHZ以下的通用PLL产品,它广泛应用于通信计算机接口领域。图8示出CD4046的电路方框功能图。16在这个单片集成电路中,内含两个相位4046VCC14UiA1比较器,其中PD1是

8、异或门鉴相器;PD2PD12是边沿触发式鉴相器。另外电路中含有一个VCO,一个前置放大器A1,一个313低通滤波器输出缓冲放大器A2和一个PD241内部5V基准稳压管。96从图8

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。