PLL锁相环时钟设定.pdf

《PLL锁相环时钟设定.pdf》由会员上传分享，免费在线阅读，更多相关内容在工程资料-天天文库。

1、PLL锁相环时钟设定未配置锁相环时(OSCCLK_PLLSEL=0)：总线频率=外部晶振频率(OSCCLK)/2配置锁相环时(OSCCLK_PLLSEL=1):系统时钟由锁相环提供，总线频率=倍频后频率(PLLCLK)/2时钟频率计算方法Fvco=2*Fosc*（SYNDIN+1）/（REFDIV+1）Fpll=Fvco/（2*POSTDIV）当POSTDIV=0时，Fpll=FvcoFbus=Fpll/2CRGFLG_LOCK==1时，说明PLLCLK稳定，可输出。锁相环从设定到稳定需要时间，故期间应加几条空语句。例程：vo

2、idCLK_Init(void){CLKSEL=0x00;//选择OSCCLK为系统时钟源16MPLLCTL_PLLON=1;//开启锁相环，锁相环电路允许//频率设定80M时SYNR=0xc0

3、0x09;REFDV=0x80

4、0x01;POSTDIV=0x00;//PLLCLOCK=2*osc*(1+SYNR)/(1+REFDV)=160MHz;_asm(nop);_asm(nop);while(!CRGFLG_LOCK);//时钟频率已稳定，锁相环频率锁定CLKSEL_PLLSEL=1;//使能锁相环时钟}PWM模块PWM

5、E：PWM允许寄存器，置1时允许输出。PWMPOL：极性寄存器。置1时首先输出高电平。PWMCLK：时钟选择寄存器。76543210PCLK7PCLK6PCLK5PCLK4PCLk3PCLK2PCLk1PCLK00、1、4、5、置1时clockSA作为时钟源，置0时clockA作为时钟源2、3、6、7、置1时clockSB作为时钟源，置0时clockB作为时钟源PWMPRCLK：PWM预分频时钟选择寄存器76543210PCKB2PCKB1PCKB0PCKA2PCK1PCK0ClockB预分频因子的选择PCKB2PCKB1PC

6、KB0ClockB时钟频率000总线时钟001总线时钟/2010总线时钟/4011总线时钟/8100总线时钟/16101总线时钟/32110总线时钟/64111总线时钟/128PWMCAE：居中对齐允许寄存器，只有当通道输出禁止时才能设置此寄存器置1时为居中对齐，置0时左对齐PWMCTL：７６５４３２１０Con67Con45Con23Con01PFRZ置1时级联通道，PFRZ一般置0PWMSCLA：比例因子寄存器A；用于提供clockSA的比例因子ClockSA的时钟频率=clockA/（2*PWMSCLA）当PWMSCLA为

7、0时比例因子默认为256.CLOCKSB计算方法类似，寄存器为PWMSCLB。PWMCNTx：通道计数寄存器，一般设置值为0x00；PWMPERx：周期寄存器；左对齐时周期计算方法：PWMxPeriod=指定时钟周期乘以PWMPERx的值居中对齐时=指定时钟周期乘PWMPERx的值再乘2；PWMDTYx：占空比寄存器。占空比计算方法：极性为1时：DutyCycle=PWMDTYx/PWMPERx*100%极性为0时（PWMPERx-PWMDTYx）/PWMPERx例程voidPWM_128init(void){PWMPRCLK

8、=0x00;//ClockAandClockB等于总线时钟80MPWMCLK=0xc2;//通道7、1选择SB、SA时钟源，通道5，3选择A,B时钟源PWMSCLB=0x14;//SB时钟源为40分频为2MPWMSCLA=0x14;//SA时钟源2M;PWMCTL=0xf0;//级联67级联45级联23级联01PWMCAE=0x00;//pwm左对齐输出PWMCNT01=0;PWMCNT23=0;PWMCNT45=0;PWMCNT67=0;PWMPOL=0XFF;//初始输出高电平PWMPER67=40000;//67通道输出

9、50HZ的频率2M/40000PWMPER45=8000;//45通道输出10k频率80M/8000PWMPER23=8000;//23通道输出10k频率80M/8000PWMPER01=40000;PWMDTY67=2800;//67通道初始PWM高电平时间为1.5msPWMDTY45=2000;//45通道初始占空比0%PWMDTY23=2000;//23通道初始占空比0PWMDTY01=3000;PWME=0XAA;//7,5,3，1通道使能}SPI模块SPI作为串行外设接口，有4个外部引脚，分别为SS（从机选择引脚）、

10、SPSCK（SPI串行时钟引脚）、MOSI、MISO。一、SPICR1控制寄存器1SPIESPESPTIEMSTRCPOLCPHASSOELSBFESPIE:SPI中断允许位，每次SPIF或MODF状态标志置位时该位使能SPI中断。SPE:SPI系统工作允许位。为1时，允许S