锁相环基本原理 很有用的资料

锁相环基本原理 很有用的资料

ID:44874284

大小:266.36 KB

页数:24页

时间:2019-11-01

锁相环基本原理 很有用的资料_第1页
锁相环基本原理 很有用的资料_第2页
锁相环基本原理 很有用的资料_第3页
锁相环基本原理 很有用的资料_第4页
锁相环基本原理 很有用的资料_第5页
资源描述:

《锁相环基本原理 很有用的资料》由会员上传分享,免费在线阅读,更多相关内容在行业资料-天天文库

1、锁相环基本原理一个典型的锁相环(PLL)系统,是由鉴相器(PD),压控荡器(VCO)和低通滤波器(LPF)三个基本电路组成,如图1,Ud=Kd(θi–θo)UF=UdF(s)θiθo图1一.鉴相器(PD)构成鉴相器的电路形式很多,这里仅介绍实验中用到的两种鉴相器。1.异或门鉴相器异或门的逻辑真值表示于表1,图2是逻辑符号图。输入输出ABF000011101110表1图2从表1可知,如果输入端A和B分别送2π入占空比为50%的信号波形,则当两者存在相位差Dθ时,输出端F的波形的占空比与Dθ有关,见图3。

2、将F输出波形通过积分器平滑,则积分器输出波形的平均值,它同样与Dθ有关,这样,我们就可以利用异或门来进行相位到电压Dθ的转换,构成相位检出电路。于是经积图3分器积分后的平均值(直流分量)为:UU=Vdd*Dθ/p(1)Vcc不同的Dθ,有不同的直流分量Vd。Dθ与V的关系可用图4来描述。从图中可知,两者呈简单线形关1/2Vcc系:Ud=Kd*Dθ(2)1/2ππDθ24Kd为鉴相灵敏度图41.边沿触发鉴相器前已述及,异或门相位比较器在使用时要求两个作比较的信号必须是占空比为50%的波形,这就给应用带来

3、了一些不便。而边沿触发鉴相器是通过比较两输入信号的上跳边沿(或下跳边沿)来对信号进行鉴相,对输入信号的占空比不作要求。二.压控振荡器(VCO)压控振荡器是振荡频率ω0受控制电压UF(t)控制的振荡器,即是一种电压——频率变换器。VCO的特性可以用瞬时频率ω0(t)与控制电压UF(t)之间的关系曲线来表示。未加控制电压时(但不能认为就是控制直流电压为0,因控制端电压应是直流电压和控制电压的叠加),VCO的振荡频率,称为自由振荡频率ωom,或中心频率,在VCO线性控制范围内,其瞬时角频率可表示为:ωo

4、(t)=ωom+K0UF(t)式中,K0——VCO控制特性曲线的斜率,常称为VCO的控制灵敏度,或称压控灵敏度。三.环路滤波器这里仅讨论无源比例积分滤波器如图5。其传递函数为:式中:τ1=R1Cτ2=R2C图5四.锁相环的相位模型及传输函数图6图6为锁相环的相位模型。要注意一点,锁相环是一个相位反馈系统,在环路中流通的是相位,而不是电压。因此研究锁相环的相位模型就可得环路的完整性能。24由图6可知:(1)当A点断开环路时,锁相环的开环相位传输函数为KL(S)=(2)环路闭合时的相位传输函数为H(S)(

5、3)环路闭合时的相位误差传输函数为He(S)=当环路滤波器选用无源比例积分滤波器时,经推导可得:H(S)=式中,,τ1=R1C,τ2=R2C2xx=,K=KdKo同样可得:He(S)=ωn称为系统的固有频率或自然角频率;x称为系统的阻尼系数。要注意的是上面讨论中的ω指的是输入信号相位的变化角频率,而不是输入信号本身的角频率。如输入信号是调频信号,则ω指的是调制信号的角频率而不是载波的角频率。一.锁相环的同步与捕捉24锁相环的输出频率(或VCO的频率)ωo能跟踪输入频率ωi的工作状态,称为同步状态,在同

6、步状态下,始终有ωo=ωi。在锁相环保持同步的条件下,输入频率ωi的最大变化范围,称为同步带宽,用DωH表示。超出此范围,环路则失锁。失锁时,ωo¹ωi,如果从两个方向设法改变ωi,使ωi向ωo靠拢,进而使Dωo=(ωi-ωo)¯,当Dωo小到某一数值时,环路则从失锁进入锁定状态。这个使PLL经过频率牵引最终导致入锁的频率范围称为捕捉带Dωp。同步带DωH,捕捉带Dωp和VCO中心频率ωo的关系如图7。图7实验原理及步骤利用CMOS固有的低功耗、宽工作电源、集成度高等特点,可以设计出性能良好、使用方便

7、的锁相环单片电路。其中CD4046是一种能工作在1MHZ以下的通用PLL产品,它广泛应用于通信计算机接口领域。图8示出CD4046的电路方框功能图。在这个单片集成电路中,内含两个相位比较器,其中PD1是异或门鉴相器;PD2是边沿触发式鉴相器。另外电路中含有一个VCO,一个前置放大器A1,一个低通滤波器输出缓冲放大器A2和一个内部5V基准稳压管。从图8可看出,引脚(16)是正电源引入端;(8)脚是负电源端,在用单电源时接地;(6)脚,(7)脚外接电阻C67;(11)脚外接电阻R11和C67决定了VCO的

8、自由振荡频率;(12)脚外接电阻R12,它用作确定在控制电压为零时的最低振荡频率fomin;(5)脚为VCO禁止端,当(5)脚加上“1”电平图8CD4046原理图(即VDD)时,VCO停止工作,当为“0”电平(即VSS24)时,VCO工作;(14)脚是PLL参考基准输入端;(4)脚是VCO输出;(3)是比较输入端;(2)和(13)脚分别是PD1和PD2的输出端;(9)脚是VCO的控制端;(10)是缓冲放大器的输出端;(1)脚和(2)脚配合可做锁定指示;(

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。