半导体存储器与可编程逻辑器件.ppt

《半导体存储器与可编程逻辑器件.ppt》由会员上传分享，免费在线阅读，更多相关内容在工程资料-天天文库。

1、8半导体存储器与可编程逻辑器件8.7可编程逻辑器件的应用8.1概述8.2随机存储器8.3只读存储器8.4低密度可编程逻辑器件8.5高密度可编程逻辑器件HDPLD8.6现场可编程门阵列FPGA8.1概述半导体存储器的分类：随机存储器（RandomAccessMemory简称RAM)只读存储器（Read-onlyMemory简称ROM)1.随机存储器（RAM)RAM:既能读出、写入数据,断电后数据不能保存。RAM按照存储单元的结构类型分：(1)静态RAM（StaticRAM，简称SRAM）SRAM的特点：存储单元结构较复杂，集成度较低，但读写速度快。(2)动态RAM（DynamicRAM,

2、简称DRAM）DRAM的特点：存储单元结构简单，集成度高，价格便宜，广泛地用于计算机中。2.只读存储器（ROM)一般存入固定的数据，工作时只需读出所存的数据，ROM中存储的数据即使断电也不会丢失。按照ROM数据写入的方式，可分为：(1)掩膜ROM掩膜ROM存储的数据是在集成电路厂确定的，用户无法更改。PROM中的数据由用户自己写入，但只能写一次，写后就无法改变。(2)可编程ROM(ProgrammableROM简称PROM)(3)可擦除PROM（ErasablePROM简称EPROM)PROM中写入中的数据可用紫外线擦除，用户可以多次改写其中存储的数据。(4)电可擦除EPROM（Ele

3、ctricallyEPROM简称E2PROM)E2PROM用电可擦除存入的数据，使用起来更见加方便。3.可编程逻辑器件(ProgrammableLogicalDevice，简称PLD)PLD是一种半定制器件，可以由编程来确定其逻辑功能。a.只读存储器(1)低密度PLDb.可编程逻辑阵列(ProgrammableLogicArray,简称PLA)由可编程的与和或阵列组成，可以实现任意逻辑函数。ROM是一种早期的PLD，由于结构的限制，它更适合于存储数据。c.可编程阵列逻辑(ProgrammableArrayLogic，简称PAL)d.通用阵列逻辑(GeneticArrayLogic，简称

4、GAL)GAL是在PLA基础上发展起来的，它采用了E2CMOS工艺，实现了可改写，由于其输出结构是可编程的逻辑宏单元，给逻辑设计带来很大的灵活性。低密度PLD的主要特点：集成度低，结构简单，仅能实现较小规模的逻辑电路。高密度PLDHighDensityPLD,简称HDPLD。HDPLD的主要特点：(1)集成度高，速度快。(2)具有在系统可编程或现场可编程的特点。(3)能实现较大规模的逻辑电路。(4)内部具有很多通用逻辑块，每块的集成度相当于GAL，可编程内部连线可以把这些块连接起来。现场可编程的门阵列FPGA的主要特点：(1)基于SRAM结构。(2)采用查表作为基本逻辑单元。(3)容量

5、大，设计灵活。(4)每一次上电时要进行数据加载。FieldProgrammableGateArray,简称FPGA。密度和性能的持续提高、低廉的开发费用和快速的上市时间正在使设计人员转向HDPLD。在PLD(HDPLD)中，门电路的简化画法(a)输入缓冲器AA(c)连接方法•擦除（断开）固定连接编程连接×(b)三输入与门ZABC•••8.2随机存储器8.2.1RAM的结构RAM的一般组成：存储矩阵地址译码器读/写控制器1.存储矩阵存储矩阵由大量基本存储单元组成，每个存储单元可以存储一位二进制数。这些存储单元按字(Word)和位(Bit)构成存储矩阵。存贮容量=字数字长(每个字所包含的

6、二进制数码的位数）64K×8表示具有64K字，字长8位，共512K的存贮容量。1K=1024(210),M=1024K(220)一个8×8的RAM在某时刻存储的二进制数码表一旦关掉电源，RAM中存放的数据就会全部丢失。0011010001101001001001011000001000010110010010001001100100010011000001010011100101110111地址码存储的二进制数码（字节）地址译码：对RAM地址线上的二进制信号进行译码，选中与该地址码对应字的一个或几个基本存储单元，在读/写控制器的控制下进行读/写操作。2.地址译码为了读出或写入存储矩阵中

7、指定字，需要选通该字所对应的存储单元。一个具有4根地址线，则可选择16个字。一个具有n根地址线的RAM，则有2n个字。存储矩阵中存储单元的编址方法：(1)单译码编址式，适用于小容量的存储器。(2)双译码编址式，适用于大容量的存储器。单地址译码方式的结构图每一行对应一个字，每一列对应32个字的同一位。RAM内部字线Wi选择一个字的所有位，n个地址输入有2n个字，2n根字线。双译码编址方式中，地址译码器分成X和Y两个。A0~A3送入X地址译码器，产