数字电子技术基础 教学课件 作者 杨碧石 数字第8章.ppt

《数字电子技术基础 教学课件 作者 杨碧石 数字第8章.ppt》由会员上传分享，免费在线阅读，更多相关内容在应用文档-天天文库。

1、第8章半导体存储器和可编程逻辑器件8.1概述8.2只读存储器ROM8.3随机存储器RAM8.4可编程逻辑器件(PLD)2.存储器的分类RAM：在工作时既能从中读出（取出）信息，又能随时写入（存入）信息，但断电后所存信息消失。ROM：在工作时只能从中读出信息，不能写入信息，且断电后其所存信息在仍能保持。8.1概述半导体存储器的定义:半导体存储器是一种能存储大量二值信息的半导体器件。它具有存储密度高、速度快、功耗低、体积小、使用方便等优点。8.2.1ROM的结构及工作原理8.2.2ROM的应用8.2.3ROM容量扩展8.2只读存储器ROM及其应用8.2.1ROM的结构及工作原理1、ROM的结构存储

2、容量＝字线数×位线数＝2n×b（位）存储单元地址2、ROM的工作原理4×4位ROM地址译码器存储体存储内容A1=0A0=0W0=1W1=0W2=0W3=0D3=1D1=1D0=1D2=0A1=0A0=1W0=0W1=1W2=0W3=0D3=0D1=0D0=1D2=1A1=1A0=0W0=0W1=0W2=1W3=0D3=1D1=0D0=0D2=1A1=1A0=1W0=0W1=0W2=0W3=1D3=0D1=1D0=1D2=1ROM的简化画法地址译码器产生了输入变量的全部最小项存储体实现了有关最小项的或运算与阵列固定或阵列可编程连接断开8.2.2ROM的应用1、用ROM实现组合逻辑函数逻辑表达式真

3、值表或最小项表达式11按A、B、C、D排列变量，并将Y1、Y2扩展成为4变量的逻辑函数。22选择ROM，画阵列图2、用ROM作函数运算表用ROM构成能实现函数y＝x2的运算表电路。例设x的取值范围为0～15的正整数，则对应的是4位二进制正整数，用B＝B3B2B1B0表示。根据y＝x2可算出y的最大值是152＝225，可以用8位二进制数Y＝Y7Y6Y5Y4Y3Y2Y1Y0表示。由此可列出Y＝B2即y＝x2的真值表。真值表逻辑表达式阵列图3、用ROM作字符发生器电路用ROM存储字符Z8.2.3ROM的容量扩展EPROM芯片２７２５６正常使用时，VCC=5V，VPP=5V。编程时，VPP=25V。O

4、E为输出使能端，OE=0时允许输出；OE=1时，输出被禁止，ROM输出端为高阻态。CS为片选端，CS=0时，ROM工作；CS=1时，ROM停止工作，且输出为高阻态（不论OE为何值）。1、位扩展（字长的扩展）地址线及控制线分别并联输出一个作为高8位，另一个作为低8位用两片27256扩展成32k×16位EPROM2、字扩展（字数扩展，地址码扩展）用4片27256扩展成4×32k×16位EPROMOE端、输出线及地址线分别并联高位地址A15、A16作为2线-4线译码器的输入信号，经译码后产生的4个输出信号分别接到4个芯片的CS端本节小结只读存储器在存入数据以后，不能用简单的方法更改，即在工作时它的存

5、储内容是固定不变的，只能从中读出信息，不能写入信息，并且其所存储的信息在断电后仍能保持，常用于存放固定的信息。ROM由地址译码器和存储体两部分构成。地址译码器产生了输入变量的全部最小项，即实现了对输入变量的与运算；存储体实现了有关最小项的或运算。因此，ROM实际上是由与门阵列和或门阵列构成的组合电路，利用ROM可以实现任何组合逻辑函数。利用ROM实现组合函数的步骤：（1）列出函数的真值表或写出函数的最小项表达式。（2）选择合适的ROM，画出函数的阵列图。8.3随机存储器（RAM）8.3.1RAM的结构8.3.2RAM容量的扩张RAM是由许许多多的基本寄存器组合起来构成的大规模集成电路。RAM中

6、的每个寄存器称为一个字，寄存器中的每一位称为一个存储单元。寄存器的个数（字数）与寄存器中存储单元个数（位数）的乘积，叫做RAM的容量。按照RAM中寄存器位数的不同，RAM有多字1位和多字多位两种结构形式。在多字1位结构中，每个寄存器都只有1位，例如一个容量为1024×1位的RAM，就是一个有1024个1位寄存器的RAM。多字多位结构中，每个寄存器都有多位，例如一个容量为256×4位的RAM，就是一个有256个4位寄存器的RAM。8.3.1RAM的结构由大量寄存器构成的矩阵用以决定访问哪个字单元用以决定芯片是否工作用以决定对被选中的单元是读还是写读出及写入数据的通道容量为256×4RAM的存储矩

7、阵存储单元1024个存储单元排成32行×32列的矩阵每根行选择线选择一行每根列选择线选择一个字列Y1＝1，X2＝1，位于X2和Y1交叉处的字单元可以进行读出或写入操作，而其余任何字单元都不会被选中。地址的选择通过地址译码器来实现。地址译码器由行译码器和列译码器组成。行、列译码器的输出即为行、列选择线，由它们共同确定欲选择的地址单元。256×4RAM存储矩阵中，256个字需要8位地址码A7～A0。其