欢迎来到天天文库
浏览记录
ID：48190223
大小：567.50 KB
页数：10页
时间：2020-01-18
《VerilogHDL硬件描述-模型的优化.ppt》由会员上传分享，免费在线阅读，更多相关内容在行业资料-天天文库。
1、VerilogHDL硬件描述语言HardwareDescriptionLanguage(HDL)西安理工大学电子工程系1模型的优化在C语言编译器中，优化器通过代码重组、代码移位等手段优化机器代码以减少C语言代码的执行时间。逻辑优化器也可以采用这些优化手段。综合所产生的逻辑易受模型描述方式的影响。把语句从一个位置移到另一个位置，或者拆分表达式都会对所生成的逻辑产生重大影响，这可能会造成综合出的逻辑门有所增减，也可能改变其定时特性。2资源分配资源分配是指互斥条件下共享算术逻辑单元（ALU）的过程。3能够共享的算符：共享算符有以下几种情况
2、：4手工更改模型实现资源共享：5公共子表达式6移动代码7公因子提取是指从if语句或者case语句的互斥分支中提取公因子表达式。8交换率和结合率9使用括号10
此文档下载收益归作者所有
