欢迎来到天天文库
浏览记录
ID:47517586
大小:1011.00 KB
页数:26页
时间:2020-01-12
《数字时钟课程设计报告》由会员上传分享,免费在线阅读,更多相关内容在行业资料-天天文库。
1、摘要 时间,对人们来说是非常宝贵的,准确的掌握时间和分配时间对人们来说至关重要。因此自从时钟发明的那刻起,就成为人类的好朋友。随着时间的流逝,科学技术的不断发展和提高,人们对时间计量的精度要求越来越高,应用越来越广。怎样让时钟更好、更方便、更精确的显示时间,这就要求人们不断设计研发出新型的时钟。 高精度的计时工具大多数都使用了石英晶体振荡器,由于电子钟,石英表,石英钟都采用了石英技术,因此走时精度高,稳定性好,使用方便,不需要经常调校。数字式电子钟用集成电路计时时,译码代替机械式传动,用LCD显
2、示器代替指针进而显示时间,减小了计时误差,这种表具有时,分,秒显示时间的功能,还可以进行时和分的校对,片选的灵活性好。 时钟电路在计算机系统中起着非常重要的作用,是保证系统正常工作的基础。本课程设计是在前导验证性认知实验基础上,进行更高层次的命题设计实验,要求学生在教师指导下独立查阅资料、设计、安装和调试特定功能的电子电路。培养学生利用模拟、数字电路知识,解决电子线路中常见实际问题的能力,使学生积累实际电子制作经验,目的在于巩固基础、注重设计、培养技能、追求创新、走向实用关键词:数字时钟;stc
3、89c52;74ls37326目录1数字时钟功能及原理31.1功能:31.2原理:31.3组成:42硬件电路设计52.1电源电路52.2校时、分电路52.3秒脉冲发生电路62.4计数电路72.4.174ls373芯片72.4.2二十四进制计数电路82.4.3六十进制计数电路92.4.4译码显示电路92.5显示模块选择方案102.6单片机芯片的选择方案112.6.1STC89C52芯片112.6.2ST89C52引脚113数字时钟电路的仿真图,原理图及相应程序134实验及测试结果分析215总结23
4、感谢24参考文献25附件26261数字时钟功能及原理1.1功能:近年来随着计算机在社会领域的渗透和大规模集成电路的发展,单片机的应用越来越普及了,并且由于它具有功能强,体积小,功耗低,价格便宜,工作可靠,使用方便等特点,使单片机在电子和一些自动化行业中应用也越来越广泛了。单片数字钟数字钟的组成模块主要由一个AT89C51单片机模块、用于放大信号来驱动数码管显示的SN74LS244N、用于显示时间的数码管显示模块、还有用于复位的按键部分,还有电源等部分组成。1.2原理:由振荡器产生高稳定的高频脉冲
5、信号,作为数字钟的时间基准(系统时钟),再经分频器输出标准秒脉冲信号。秒计数器计满60后向分计数器进位,分计数器计满60后重新开始计时。计数器的输出经译码器送显示器。计时出现误差时可以用校时电路进行校分261.1组成:数字时钟是用数字集成电路构成,用数码显示的一种现代化计数器。本系统由振荡器、分频器、校时电路、计数器、译码显示器以及电源电路组成。秒脉冲发生电路产生秒脉冲信号,不同进制的计数器、译码器和显示器组成计时系统,通过校时电路实现对时、分的校准,电源电路提供稳定的+5v的电压。数码管显示器
6、数码管显示器数码管显示器数码管显示器数码管显示器数码管显示器60进制秒计数器60进制分计数器24进制时计数器校分电路校时电路晶体振荡器电路分频器电路图1数字时钟原路图261硬件电路设计1.1电源电路它由电源变压器T1,桥式整流电路D1~D4,滤波电容C1、C4,防止自激电容C2、C4和一只固定式三端稳压器(LM309K)搭建而成的。220v交流电通过电源变压器变换成交流电压,再经过桥式整流电桥D1~D4和滤波电容C1的整流和滤波,在固定式三端稳压器LM309K的Vin和GND两端形成一个较稳定的
7、直流电压。此直流电压经过LM309K的稳压和C4电容德尔滤波便在稳压电源的输出端产生了较稳定的直流输出电压。1.2校时、分电路校“时”和校“分”的校准电路是相同的,现以校“分”电路来说明时间的校准。 利用一个按钮开关,当开关按下时,就会产生一个低电平给计数器,从而在下降沿时计数器加1图2.2.1校时电路261.1秒脉冲发生电路本次设计采用由555定时器设计的多谐振荡器产生1kHz频率与三级十分频器组成秒脉冲信号发生图2.3.1555多谐振荡器产生的秒脉冲电路261.1计数电路74ls373是八D
8、锁存器(三态).一个封装中有八个锁存器,三态总线驱动输出,置数全并行存取,缓冲控制输入,时钟/使能输入有改善抗扰度的滞后作用.1.1.174ls373芯片373的输出端O0~O7可直接与总线相连。 当三态允许控制端OE为低电平时,O0~O7为正常逻辑状态,可用来驱动负载或总线。当OE为高电平时,O0~O7呈高阻态,即不驱动总线,也不为总线的负载,但锁存器内部的逻辑操作不受影响。 当锁存允许端LE为高电平时,O随数据D而变。当LE为低电平时,O被锁存在已建立的数据电平。 当LE端施密特触发器的输入
此文档下载收益归作者所有