基于FPGA的边界扫描测试系统的研究

《基于FPGA的边界扫描测试系统的研究》由会员上传分享，免费在线阅读，更多相关内容在学术论文-天天文库。

1、December2010V01．41No．4(serialNo．141)航空电子技术AVIONICSfECHNOLOGY基于FPGA的边界扫描测试系统的研究李修杰(中国航空无线电电子研究所，上海200233)[摘要]介绍了基于FPGA的边界扫描测试系统的系统组成，工作原理，以及设计方案。描述了嵌入式测试系统的软硬件设计．文章给出了系统的程序流程和数据结构。[关键词]FPGA；JTAG控制接口；互连测试【中图分类号]TN307【文献标识码]A【文章编号]1006．141X(2010)04-0028-05ADesignofEmbeddedTestSystemBasedonFPGAUsi

2、ngBoundaryScanTechnologyLIXiu-jie(ChinaNationalAeronauticalRadioElectronicsResearchInstitute，Shanghai200233，China)Abstract：Thispaperintroducesthesystemstructure，functionprincipleanddesignschemeofembeddedtestsystembasedonFPGAusingboundaryscantechnology．Thedesignofhardwareandsoftwareofembeddedte

3、stsystemisdescribed．Theprogramflowanddatastructureareintroducedinthepaperindetail．Keywords：FPGA；JTAGcontrolinterface；interconnectiontest1引言随着电子技术的飞速发展和芯片集成度的不断提高，在设计中使用的表贴元件、BGA封装的元件越来越多，印刷电路板(PCB)上元器件的管脚数日益增多且密集程度也越来越高，从而导致了传统使用万用表、示波器测试芯片和电路的“探针”方法越来越无法满足要求。为此，联合测试行动组(JTAG：JointTestActionGro

4、up)起草了边界扫描测试(BST：Boundary-ScanTesting)规范，并于1990年被批准为IEEEstd1149．1．1990标准，简称JTAG标准。采用边界扫描技术为基础的嵌入式测试系统有很多优点：对于复杂系统，利用边界扫描测试技．28．术可以将故障迅速定位到芯片的管脚以及芯片管脚之间的连线上，提高测试的可靠性和测试效率：可以将复杂的“探针”式硬件测试转换为灵活的软件测试；可以对挂在具有JTAG接口的芯片上的存储器(SRAM，DPRAM，SDRAM，FIFO，FLASH等)、模拟芯片以及功能电路进行测试；还有就是可以对那些具有JTAG口的现场可编程器件实现在线编程功

5、能。2系统构架2．1系统功能基于FPGA的边界扫描测试系统功能框架(如图1所示)主要由处理器(CPU)、JTAG控制接口、程序存储器，数据存储器、测试向量存储器以及与基于FPGA的边界扫描测试系统的研究李修杰2010年12月第4l卷第4期(总第141期)上层应用系统的接口(串H／以太网口厂rM总线接口／FC总线接口等)组成。上层应用系统程序存储器数据存储器测试向量存储器与上层应用系统I的接口(串t；3／以l太网接口／TIMI总线接口／FcI总线接口等)l—I=rII测试系统II广———一=1姗器懈。。JTAGl被测剑系统图1系统的功能框架2．2工作原理基于FPGA的边界扫描测试系统

6、通过与上层应用系统的接口接收上层应用系统发来的测试命令、查询测试状态命令以及查询测试结果命令。根据测试命令的类型从测试向量存储器中调用不同的测试向量，并根据测试向量产生对应的测试序列，通过JTAG控制接口发送给被测系统，同时处理由被测系统JTAG接口回送的数据，产生测试结果。当上层系统发送查询测试结果命令时，通过与上层应用系统的接口将测试结果回送给上层应用系统。上层系统可以通过发送查询测试状态命令获知测试系统的状态。3硬件电路设计系统的硬件主要在FPGA芯片内实现，还包括一些外围配置电路、存储器电路。其中FPGA内部的逻辑框图如图2所示。l连糍器郴ljLl连接H外UARTl存储器一

7、]I堡垡楚!!l广——～仁：德产Ims—l霹j：丽刮网一匿j图2FPGA内部的逻辑框图3．1处理器的设计基于FPGA的边界扫描测试系统的处理器需具有一定的处理能力，这样才能较快地完成测试。处理器一般可以采用ALTERA公司的嵌入式32位软核NIOS-CPU、XILINX公司的嵌入式硬核POWERPC以及同等级别的其它嵌入式CPU等。在系统中配置相应的UART接口、存储器总线接口、与JTAG控制接口内核连接的用户自定义接口，用于软件调试的JTAG调试接口和片内RAM存储