第14讲-时序逻辑电路（四）

《第14讲-时序逻辑电路（四）》由会员上传分享，免费在线阅读，更多相关内容在行业资料-天天文库。

1、11、任意进制计数器2、随机存取存储器3、时序型可编程逻辑器件第14讲-时序逻辑电路（四）2ΦΦΦΦΦΦΦΦΦΦΦΦΦΦΦΦCLRCPd3d2d1d0功能说明Φ↑ΦΦ↑01111Φ01110000d3d2d1d0保持保持计数异步清0同步置数保持保持，C=0加法计数LDEPETD3D2D1D0ΦΦΦΦ01Φ011Q3Q2Q1Q0典型MSI计数器芯片——74161第十四讲-时序逻辑电路（四）同步二进制加法计数器741613典型MSI计数器芯片——74290异步二－五－十进制加法计数器74290的功能表R01R02功能说明

2、ΦΦΦ↓↓↓↓11110Φ0ΦΦ0Φ0ΦΦ100100000000计数计数计数计数异步置9异步清0异步清0加法计数加法计数加法计数加法计数CPS91S92Q3Q2Q1Q0110ΦΦ00ΦΦ00ΦΦ0第十四讲-时序逻辑电路（四）4典型MSI计数器芯片——74290【例】用74290实现模6（M=6）计数器。暂态利用置0端=(M)8421BCD反馈状态:Q3Q2Q1Q0=0110按8421接法Q2Q1Q074290R01R02S91S92CP0CP1Q0Q1Q2Q3CPQ0Q1Q200000101001110011010

3、1第十四讲-时序逻辑电路（四）5第十四讲-时序逻辑电路（四）任意进制计数器的构成方法一、M

4、计数输入1CP1进位输出＞CPQ0Q1Q2Q37第十四讲-时序逻辑电路（四）任意进制计数器的构成方法2．置数法置数法适用于有预置数功能的计数器。方法是：以数据输入端的数据为计数初值，对计数脉冲计数，当计到设定值时，由输出端产生置数控制信号，将计数器置为初值，重新计数。连接时同样要注意置数控制端是同步信号还是异步信号，以及进位信号的产生。8第十四讲-时序逻辑电路（四）任意进制计数器的构成方法【例】利用置数法将74161连接成12进制计数器，可以附加必要的门电路。Q0Q1Q2Q3D0D1D2D3Q0Q1Q2Q3LDCLR

5、C74161EPET计数输入1CP1进位输出＞CP9第十四讲-时序逻辑电路（四）任意进制计数器的构成方法LDD0D1D2D3Q0Q1Q2Q3CLRC74161EPET计数输入1CP1＞CP进位输出0010Q0Q1Q2Q310第十四讲-时序逻辑电路（四）任意进制计数器的构成方法二、M>N用N进制计数器实现M（M>N）进制计数器时，必须将多片N进制计数器连接起来，连接的方式灵活多样，可视具体情况选择。11第十四讲-时序逻辑电路（四）任意进制计数器的构成方法【例】试分析图4.4.12电路是多少进制的计数器。进位输出Q0Q1

6、Q2Q3C1LDD0D1D2D3Q0Q1Q2Q3CLRC74161(2)EPET＞CPQ4Q5Q6Q7LDD0D1D2D3CLR74161(1)EPET计数输入1CP＞CPQ0Q1Q2Q3112第十四讲-时序逻辑电路（四）任意进制计数器的构成方法【例】试分析图中电路是多少进制的计数器。计数输入CP进位输出Q0Q1Q2Q3Q4Q5R01R02S91S92Q0Q1Q2Q3＞CP1＞CP074290(1)R01R02S91S92Q0Q1Q2Q3＞CP1＞CP074290(2)13第十四讲-时序逻辑电路（四）随机存取存储器半

7、导体存储器是一种能够存放大量二值信息的集成电路，属于大规模集成电路，是现代数字系统特别是计算机中的重要组成部分。通常把半导体存储器分为只读存储器ROM(ReadOnlyMemory)和随机存取存储器RAM(RandomAccessMemory)两大类。1、基本结构地址译码器存储矩阵读/写控制电路地址输入读/写控制输入片选数据输入/输出14第十四讲-时序逻辑电路（四）随机存取存储器（1）存储矩阵字结构方式存储矩阵由若干个存储单元组成，并排列成矩阵结构形式，是存储器的主体，分为SRAM和DRAM。位结构方式优点：封装所需

8、的引出线较少(只有一位数据线)缺点：需要多个芯片组合在一起才能工作.优点：选中某个存储单元，其包含的各位信息可以从同一个芯片上同时读出。缺点：芯片封装所需的外引线(数据线)较多.15第十四讲-时序逻辑电路（四）随机存取存储器（2）地址译码器单译码方式引线多，制造困难，适合小容量的存储器.地址译码器用来对输入地址进行译码，以确定要访问的单元。CE