第12讲-时序逻辑电路(二)

第12讲-时序逻辑电路(二)

ID:46372117

大小:1.72 MB

页数:29页

时间:2019-11-23

第12讲-时序逻辑电路(二)_第1页
第12讲-时序逻辑电路(二)_第2页
第12讲-时序逻辑电路(二)_第3页
第12讲-时序逻辑电路(二)_第4页
第12讲-时序逻辑电路(二)_第5页
资源描述:

《第12讲-时序逻辑电路(二)》由会员上传分享,免费在线阅读,更多相关内容在行业资料-天天文库

1、11、触发器的一般概念2、主从结构触发器3、边沿触发器4、触发器的脉冲工作特性第十二讲时序逻辑电路(二)2知识回顾RSQn+1功能说明00Q保持011置1100清011φ禁止3空翻:在一个CP中,触发器的输出状态连续翻转两次或两次以上。4触发器有若干功能信号输入端和一个时钟脉冲输入端。在时钟脉冲作用下,触发器状态发生翻转。因此,时钟信号又称为触发信号。翻转前的状态称为现态,记为Qn,简记为Q;翻转后的状态称为次态,记为Qn+1。触发器的共同特点是:在每个时钟周期里,输出状态只改变一次。第十二讲时序逻辑电路

2、(二)触发器的一般概念5在时钟触发信号的什么时刻,状态发生翻转?第十二讲时序逻辑电路(二)触发器的一般概念触发方式:•电平触发高/低•脉冲触发正/负•边沿触发上升/下降6第十二讲时序逻辑电路(二)触发器的一般概念7第十二讲时序逻辑电路(二)主从触发器——主从RS触发器1.电路结构8第十二讲时序逻辑电路(二)主从触发器——主从RS触发器2.电路工作原理①在CP=1时,主触发器根据R、S的变化而变化,而从触发器保持状态不变;②在CP由10(下降沿),主触发器保持,从触发器随主触发器的状态翻转,故在CP的一个

3、周期内,触发器的输出状态只能改变一次。9第十二讲时序逻辑电路(二)主从触发器——主从RS触发器主从RS触发器和电平触发的RS锁存器相同,只是CP作用的时间不同。10例图为主从型RS触发器输入信号波形,试画出输出端Q和Q的波形,设初态为“0”。第十二讲时序逻辑电路(二)主从触发器——主从RS触发器11第十二讲时序逻辑电路(二)主从触发器——主从RS触发器3.特点主从RS触发器在CP=1时接受输入信号,在CP由10的过程中传输主触发器的状态。FF状态变化只发生在CP下降沿到来时刻,无空翻现象;输入信号仍须遵

4、守约束条件S•R=0。12第十二讲时序逻辑电路(二)主从触发器——主从JK触发器1.电路结构13第十二讲时序逻辑电路(二)主从触发器——主从JK触发器2.电路工作原理假设J、K信号在CP=1期间不变化:00①J=K=0主触发器保持原态,则触发器(从触发器)也保持原态。即Qn+1=QQn+1=Q保持原态14第十二讲时序逻辑电路(二)主从触发器——主从JK触发器01②J=1,K=0若Q=0,Q=1S主=1,R主=0在CP的,从触发器置1,即Qn+1=1QM=1,QM=0若Q=1,Q=0S主=0,R主=0主触发

5、器保持原态在CP的,从触发器也保持原态,即Qn+1=1Qn+1=1置115第十二讲时序逻辑电路(二)主从触发器——主从JK触发器10③J=0,K=1若Q=1,Q=0S主=0,R主=1在CP的,从触发器置0,即Qn+1=0QM=0,QM=1若Q=0,Q=1S主=0,R主=0主触发器保持原态在CP的,从触发器也保持原态,即Qn+1=0Qn+1=0置116第十二讲时序逻辑电路(二)主从触发器——主从JK触发器11④J=1,K=1若Q=1,Q=0S主=0,R主=1在CP的,从触发器置0,即Qn+1=0=QQM=0

6、,QM=1若Q=0,Q=1Qn+1=Q翻转S主=1,R主=0在CP的,从触发器置1,即Qn+1=1=QQM=1,QM=017第十二讲时序逻辑电路(二)主从触发器——主从JK触发器JKQQn+1000001010011100101110111010011103.功能描述保持置0置1翻转Q01Q00011011JKQn+118第十二讲时序逻辑电路(二)主从触发器——主从JK触发器QMQCPJK波形图举例(Q=0)Q01Q00011011JKQn+119第十二讲时序逻辑电路(二)主从触发器——主从JK触发器4.

7、主从J-KFF的一次性翻转现象在CP上升沿到来及CP=1期间,主FF的状态发生了一次变化后,FF就不再随J、K的变化而变化。(1)CP上升沿到来时主FF的QM发生了一次变化CPJKQMQ1020第十二讲时序逻辑电路(二)CPJKQMQ(2)CP上升沿到来时主FF的QM未变化由于主从J-KFF存在一次性翻转现象,使用时必须确保CP高电平期间J、K信号不变化。J-KFF使用时注意事项:主从触发器——主从JK触发器1021第十二讲时序逻辑电路(二)边沿触发器边沿触发器的次态仅仅取决于CP信号的上升沿或者下降沿到

8、达时刻输入信号的状态,其它时刻触发器状态将保持不变。由于边沿触发器仅仅在CP信号的有效边沿到达时对输入信号进行“提取”,所以触发器的次态只取决于CP信号的有效边沿到达时输入信号的状态,从而有效地增强了触发器的抗干扰能力,提高了电路的工作可靠性。22第十二讲时序逻辑电路(二)边沿触发器——边沿D触发器直接置1端直接清0端23第十二讲时序逻辑电路(二)边沿触发器——边沿D触发器24第十二讲时序逻辑电路(二)边沿触发器——边沿JK触

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。