资源描述：
《VHDL,CPU实验报告》由会员上传分享，免费在线阅读，更多相关内容在教育资源-天天文库。
1、计算机硬件课程设计设计报告学号：姓名：成绩：学号：姓名：成绩：东南大学计算机科学与工程系二010年12月目录1.实验名称………………………………………………………………………22.实验目的………………………………………………………………………23.实验任务………………………………………………………………………2.4.主要特色……………………………………………………………………25.设计方案…………………………………………………………………35.1数据格式和指令系统…………………………………………………35.2本设计的体系结构……………………………
2、……………………………55.测试结果与性能分析………………………………………………………206.课程设计总结………………………………………………………………….221．实验名称微程序控制的模型计算机的设计与调试2．实验目的1．综合运用“计算机组成原理”和“数字电路”等课程的知识，通过对模型机的设计和调试，加深对计算机各部件工作原理的认识。2．进一步掌握运用EDA技术进行设计和调试的工作方法。3．掌握计算机硬件设计的思想，方法及工作过程，进一步培养工程设计的能力。3．实验任务1．自行规定数据格式和指令格式，在所提供的条件范围内设计一台由微程序控制（
3、也可以用其他方式如组合逻辑等）的模型计算机。2．根据设计方案，将模型机调试成功。1．整理出相关文件。（1）数据格式和指令系统。（2）总框图。（3）详细电路图或有关电路的VHDL语言源程序。（4）微指令格式和微程序。（5）调试过程和测试结果（包括测试程序）。1．主要特色1．增加了ROM的宽度，改为24位，使得可以在一个时钟内读出24位的微指令。2．对电路进行了合理的修改，具体增加了SRC.DEST结合IR0,IR2,IR1,IR3到RA,RB的译码电路。3．SRC.DEST结合IR0,IR2,IR1,IR3到WA,WB的译码电路，实现了对于源操作数
4、的写入。4．由微指令到8CPU中对应的端口译码。5．重新构造了ROM，RAM，修改了时序电路，调整了M1,M2,M3,M4的时序。6．除了书上要求的指令微程序以外，还对微程序进行了扩充，加了逻辑左移指令：SAL(每次执行左移一位)，以及乘法指令：MUL(8位与8位数据相乘，得到16位数据高8位写回源操作数，低8位写回目的操作数)7．修改了M1,M2,M3,M4的连接电路。8．通过用软件模拟的方法，成功的构造了一个简单的CPU，更加熟练的学会使用EDA技术。试验中结合了数字实验和组成原理部分内容。9．用简单易读的方式排列24位控制信号，使得操作更加
5、简便，如图所示1．设计方案5.1数据格式和指令系统（参考教材）采用8位数据通路，数据采用8位二进制定点表示。76543210.设置7条机器指令和两条面板操作指令（1）面板操作指令（因为没有一BIOS及操作系统，所以用面板指令进行初始化，启动机器）a.输入地址为PC置初始值，即输入程序的起始地址，当K1开关置“1”，K2开关置“0”时执行此操作。b.输入程序将程序输入到内存的指定区域，当K1，K2开关均置“1”时，由面板输入开关输入程序c.本模型机设置K3开关，K3置1表示执行单步操作。d.START表示启动开关。（2）指令系统a.指令格式操作码寻
6、址方式76543210有二种寻址方式寄存器寻址操作码R目R源76543210直接地址寻址由于地址要占用一个字节，所以此类指令为双字节指令。操作码R目R源内存地址a.9条机器指令INR；从开关输入数据送入到指定的寄存器R。格式：0001R目00OUTR；从指定的寄存器R中取出数据送入到输出缓冲器，显示灯亮。格式：001000R源LDR,address；从内存指定单元取出数据，送入指定的寄存器R。格式：0011R目00内存地址STaddress,R;从指定的寄存器R中取出数据，存入内存指定单元。格式：010000R源内存地址ADDR1，R2；将两个寄
7、存器中的数据相加，结果送到R1。格式：0101R目R源JMPaddress;无条件转移，即addressàPC。格式：01100000内存地址HALT；停机指令。MULR1，R2；将两个寄存器中的数据相乘，结果高8位送到R1，低8位送到R2。格式：1010R目R源SALR；将R中的数据左移一位，结果送到R1。格式：1001R目5.2本设计的体系结构为了简单方便起见，我们采用单总线结构，总体机构和CPU内部结构设计如图所示CPU灯内存单总线KDATA总体结构图PC单总线IR微地址入口电路控存ROM微指令寄存器通用REG组微指令译码电路ALU微指令C
8、PU内部结构1．数据通路设计（1）采用Quartus—II软件工具，先设计出运算器部分，如图所示.ALU.bdf，经时序仿真正确后，进行
