超深亚微米PMOSFET器件NBTI研究

《超深亚微米PMOSFET器件NBTI研究》由会员上传分享，免费在线阅读，更多相关内容在学术论文-天天文库。

1、摘要摘要本文主要针对超深亚微米PMOSFET中的NBTI效应进行了深入研究，基于Virtuoso软件平台，完成了NBTI钡JJ试芯片的版图设计，并在和舰科技参加特征尺寸为0．18“m1P6MCMOSq-艺的MPW流片；参考大量国内外文献，设计出了NBTI试验方案，并对NBTI试验相关问题进行了深入讨论；通过对试验结果的分析，进行了NBTI效应的失效模式和失效机理研究，NBTI寿命相关因素研究，NBTI和HCI混合效应的研究，最终实现了NBTI效应以及NBTI和HCI混合效应的可靠性寿命评价。利用制作的NBTI测试芯片和设计出的NBT

2、I试验方案，分析了NBTI效应对PMOSFET器件特性及参数的影响，不同的器件参数随NBT应力时间漂移，NBT应力和PMOSFET器件参数对阈值电压漂移量AV。h的影响，研究表明NBTI效应使得器件I．V特性变差和器件参数漂移，不同的器件参数遵循n=0．27-0．29的小数幂函数关系，其中V。h退化最为严重，因此将Vth作为寿命评价的标准，NBT应力增强和PMOSFET器件结构参数缩小都会使器件的阈值电压Vth漂移增强。采用阈值电压漂移量△Vth作为器件寿命评价的标准，研究结果表明PMOSFET的NBTI寿命主要与应力时间t，应力温

3、度T，负栅压应力V路，器件结构参数如沟道宽度W，沟道长度L有关。基于试验测量的结果，得到了阈值电压漂移量AVth的寿命评价表达式，用来预测器件中由NBTI效应限制的寿命。对NBTI和HCI混合效应进行了大量试验，试验结果表明PMOSFET器件阈值电压Vth和饱和漏极电流Id；。。随应力时问退化的斜率大于单独NBT应力下的退化斜率，说明器件参数的退化是由NBTI机制和HCI机制共同作用的；利用NBT应力引起的AV。h与沟道长度L无关的特性，分解出了NBT+HC应力下的HCI效应对△V。h的贡献；利用NBT+HC应力下AVlh与饱和漏极

4、电流退化率％Id；。。成线性关系的特性，以Id。。。作为评价标准，得出了NBTI和HCI混合效应的评价表达式。关键词可靠性：寿命评价；NBTI；HCI；阈值电压ABSTRACTThisthesismainlyinvestigatestheNBTIdegradationphenomenaandmechanisminUltra-deepsubmicronPMOSFET．BasedonthesoftwareplatformVirtuoso，layoutofNBTItestchipsaredesigned，andjoined0．18I_tm

5、1P6MCMOSMPWflowinHEJIAN；alotofreferencesathomeandabroadareread，andNBTItestprojectisdesignedfinally，thensomeproblemsaboutNBTItestmethodaredeeplydiscussed；ontheanalysisoftestresults，failuremodeandfailuremechanism，NBTIlifetimefactors，coupleeffectsofNBTIandHCIareresearched

6、，reliabilitylifetimeevaluationforNBTIeffectandthecoupleeffectsofNBTIandHCIarefinishedatlast．UsingtheNBTItestchipandtestproject，theinfluenceonPMOSFETdevicecharacteristicsandparametersbyNBTIeffect，variousdeviceparametersshiftVS．NBTIstresstimeandtheinfluenceonthresholdvol

7、tageshiftAVthbyPMOSFETdeviceparametersareanalyzed，researchindicatethatparametersofPMOSFETcan．beshittedcontinuallyanddeviceI-Vcharacteristicsgrowworsen，theshiftofdifferentdeviceparametersfollowedthepower-lawrelationship(n=O．27-0．29)withNBTstresstime，Vthhasthemaximumshif

8、tsandneedtoactaskeyparameterforlifetimeprediction．TheincreaseofNBTstressandthescalingofPMOSFETdevicestructureparamete