欢迎来到天天文库
浏览记录
ID:36872481
大小:681.50 KB
页数:60页
时间:2019-05-10
《VHDL概述与基本结构(4.1-4.2)》由会员上传分享,免费在线阅读,更多相关内容在教育资源-天天文库。
1、第4章VHDL基础4.1VHDL概述1、什么是VHDL、有何优点2、怎样用VHDL描述数字电路3、学习VHDL应了解那些知识1、WhatisVHDLVeryhighspeedintegratedHardwareDescriptionLanguage(VHDL)isanindustrystandardhardwaredescriptionlanguagedescriptionthehardwareinlanguageinsteadofgraphiceasytomodifyeasytomaintainverygoodforcomplexc
2、ombinationallogicBCDto7Segmentconverteraddressdecodingstatemachinemorethanyouwant……..WhatVHDLStandardmeans?TheVHDLisusedtodescribeInputsportOutputsportbehaviorandfunctionsofthecircuitsThelanguageisdefinedbytwosuccessivestandardsIEEEStd1076-1987(calledVHDL1987)IEEEStd107
3、6-1993(calledVHDL1993)InputsportOutputportfunctionsAlteraVHDL(MaxPlusII综合器)AlteraMax+PlusIIsupportbothVHDL1987and1993Max+PlusIIonlysupportSUBSETofthetwoIEEEstandardDetailofthesupportcanbereferredtoAlteraMax+PlusIIVHDLhandbookonpage89Section3WhyIuseVHDLinsteadofGraphicEa
4、sytoModifyItismorepowerfulthanGraphicVHDLisaportablelanguagebecauseisdeviceindependentthesamecodecanbeappliedtoDevicemanufacturedbyCompanyAorCompanyBGraphicvsVHDLGraphiciswhatyoudrawiswhatyouget“tellmewhathardwareyouwantandIwillgiveittoyou”VHDLiswhatyouwriteiswhatfuncti
5、onalyouget“tellmehowyourcircuitshouldbehaveandtheVHDLcompilerwillgiveyouthehardwarethatdoesthejob”butthedesignercannotcontrolhowthecircuitimplementVHDLSynthesisvsotherHDLsSynthesisVHDL“tellmehowyourcircuitshouldbehaveandIwillgiveyouhardwarethatdoesthejob”ABEL,PALASM,AHD
6、L“tellmewhathardwareyouwantandIwillgiveittoyou”VHDL在电子系统设计中的应用电子系统的设计模块VHDL在电子系统设计中的应用电子系统设计的描述等级1、行为级2、RTL级(Registertransferlevel)3、逻辑门级4、版图级用VHDL可以描述以上四个等级VHDL在电子系统设计中的应用系统设计的描述等级-行为级VHDL在电子系统设计中的应用系统设计的描述等级-RTL级VHDL在电子系统设计中的应用系统设计的描述等级-逻辑门级VHDL在电子系统设计中的应用系统设计的描述等级-制版
7、级2、怎样用VHDL描述数字电路LIBRARYieee;USEieee.std_logic_1164.all;ENTITYmux21ISPORT(a,b:INSTD_LOGIC;S:INSTD_LOGICY:OUTSTD_LOGIC);ENDENTITYMUX21;ARCHITECTUREbehavorOFmux21ISBEGINy<=aWHENs='0'ELSEb;ENDARCHITECTUREbehavor;IEEE库使用说明二选一数据选择器的端口说明实体内部逻辑关系说明结构体示例一二选一数据选择器(组合电路)ENTITYmux2
8、1ISPORT(a,b:INBIT;s:INBIT;y:OUTBIT);ENDENTITYmux21;ARCHITECTUREbehavorOFmux21ISBEGINy<=aWHENs='0'ELSEb;ENDARCH
此文档下载收益归作者所有