片上系统PLB总线及其相关模块的设计与验证

《片上系统PLB总线及其相关模块的设计与验证》由会员上传分享，免费在线阅读，更多相关内容在学术论文-天天文库。

1、独创性(或创新性)声明本人声明所呈交的论文是我个人在导师指导下进行的研究工作及取得的研究成果。尽我所知，除了文中特别加以标注和致谢中所罗列的内容以外，论文中不包含其它人已经发表或撰写过的研究成果；也不包含为获得西安电子科技大学或其它教育机构的学位或证书而使用过的材料。与我一同工作的同志对本研究所做的任何贡献均己在论文中做了明确的说明并表示了谢意。申请学位论文与资料若有不实之处，本人承担一切相关责任。本人签名：弛自日期垫f!：!!竺关于论文使用授权的说明本人完全了解西安电子科技大学有关保留和使用学位论文的规定

2、，即：研究生在校攻读学位期间论文工作的知识产权单位属西安电子科技大学。本人保证毕业离校后，发表论文或使用论文(与学位论文相关)工作成果时署名单位仍然为西安电子科技大学。学校有权保留送交论文的复印件，允许查阅和借阅论文；学校可以公布论文的全部或部分内容，可以允许采用影印、缩印或其它复制手段保存论文。(保密的论文在解密后遵守此规定)本学位论文属于保密，在一年解密后适用本授权书。本人签名：瑶叠函导师签名：翻盔叁日期丝这丑兰日期加f；．；．12摘要总线及其接口的效率决定了SoC系统的效率，低效率的总线不仅影响系统之

3、间各个模块的通信性能，削弱系统的性能，而且会占用大量本来就有限的片上系统资源。PLB总线是IBM开发的CoreConnect总线中的最重要组成部分。PLB总线的相关技术目前主要被国外大公司掌握着，为了研发自主知识产权的核心技术，并为今后的应用开发做铺垫，本文对PLB总线做了工程研究。本文的工作主要是以PCI总线以及存储器作为从设备，设计出了符合要求的PLB总线接口以及总线控制模块。首先，分析比较市场上常见的五种总线规范，深入研究了PLB总线协议以及PLB总线接口的结构与机制。然后，在理解PLB总线时序以及本

4、文内部各子模块的功能与工作机制的基础上，设计PLB总线模块、DMA模块、桥接器模块，并使用Verilog硬件描述语言实现这些模块的功能。最后，搭建PLB总线接口验证平台，提出了可行的验证策略，验证该系统的读写功能并分析结果。通过验证，证明本文所设计的PLB总线读写模块符合应用环境要求，能够完成读写功能。关键词：SoCPLB总线设计验证AbstractTheefficiencyofthebusanditsinterfacedeterminestheefficiencyoftheSoC．Notonlydoest

5、heinefficientbusaffectthecommunicationperformancebetweenvariousmodulesinthesystemandweakentheperformanceofthetotalsystem，butalsowouldtakeupalotofresourcesonthelimitedOff—chipsystem．ProcessorLocalBusisthemostimportantpartofCoreconnectbus，whichisdevelopedbyI

6、BM．Atpresent，thetechnologyofPLBisprimarilymasteredbyforeigncompanies．Inordertodevelopthecoretechnologyofindependentintellectualpropertyrights，andtopavethewayforfutureapplications，thispaperstudiesPLBbusforengineering．ThemainworkofthispaperistodesignPLBbusin

7、terfaceandbuscontrolmodulebasedontheslaveunitsofPCIbusandmemory．Firstly,analysisandcomparisonbetween5kindsofbusspecificationoncurrentmarketweremade．NextPLBbusprotocolandthestructureandmechanismofPLBbusinterfacewerecloselystudied．Then，basedonunderstandingth

8、etimingofPLBbusandworkingmechanismandfunctionofthesub—moduleswithinthispaper,thePLBbusmodule，DMAmoduleandbridgemoduleweredesigned，whosefunctionalitywereachievedbyusingVeriloghardwaredescriptionlanguage，Atlast