基于lcos时序彩色显示的ddr2 sdram控制器的设计与验证

《基于lcos时序彩色显示的ddr2 sdram控制器的设计与验证》由会员上传分享，免费在线阅读，更多相关内容在学术论文-天天文库。

1、学校代码10530学号201510121263分类号TN431.2密级公开硕士学位论文基于LCoS时序彩色显示的DDR2SDRAM控制器的设计与验证学位申请人王长森指导教师黄嵩人教授学院名称物理与光电工程学院学科专业集成电路工程研究方向数字IC前端设计二零一八年五月DesignandVerificationofDDR2SDRAMControllerBasedonLCoSTimingColorDisplayCandidateWangChangsenSupervisorProf.HuangSongrenCollegeScho

2、olofPhysicsandOptoelectricEngineeringProgramICEngineeringSpecializationDigitalICFrontEnddesignDegreeMasterofEngineeringUniversityXiangtanUniversityDateMay，2018摘要LCoS(LiquidCrystalonSilicon)芯片是一种在硅基液晶技术基础上发展起来的微显示芯片，常用于如可穿戴式设备的电子产品中，具有低功耗、高显示分辨率等优点。LCoS芯片目前最常用的显示方

3、式是RGB空间彩色显示，RGB彩色空间中的任何一个像素点都可以表示一种颜色。RGB空间彩色的不足在于像素点的颜色发生变化的可能性会非常高。而LCoS时序彩色显示则利用人眼的视觉短暂性，将高速的顺序三基色光综合成彩色光，给人的感觉就是稳定的彩色图像。本文基于LCoS时序彩色显示设计了一种可嵌入LCoS显示芯片的DDR2（DoubleDataRateII）内存控制器，内部含有具有AMBA（AdvancedMicrocontrollerBusArchitecture）总线结构的1个写数据主机和6个读数据主机，为从机提供相关的读

4、写指令、地址和数据。该控制器也支持可配置DDR2使能自刷新和自动刷新模式，并提供了5种低功耗模式。在低功耗模式下，该控制器不会向DDR2内存提供高速差分时钟。本设计根据DDR2协议规范，编写系统spec和子模块spec，设计采用模块化设计方法，DDR2控制器主要包括物理层和协议层。每层又细分为各功能子模块。协议层中的工作模式切换模块会根据系统状态自动使能低功耗模式。协议层还包含了一个命令队列，用于对各个读写主机发送的指令根据优先级进行排队，然后发送到DDR2存储器。物理层中包含了一个数字锁相环，这样会向DDR2内存提供更

5、精准的数据同步信号，同时其数据分片模块会提供差分的时钟和数据信号。在对DDR2内存的内部结构以及基本工作原理进行详细了解和研究DDR2SDRAMJEDEC协议JESD79-2F的基础上，本课题DDR2控制器的各个功能模块程序采用Verilog硬件描述语言进行设计。利用Synopsys的VCS工具对各控制器模块代码进行功能仿真及验证，编写脚本文件，利用DC逻辑综合工具对控制器代码进行翻译和优化以及单元库映射，完成对流片后芯片的测试工作。关键词：硅基液晶；时序彩色；DDR2控制器；时序约束IAbstractTheLiquid

6、CrystalonSilicon(LCoS)chipisamicrodisplaychipdevelopedonthebasisofsilicon-basedliquidcrystaltechnology.Itiscommonlyusedinelectronicproductssuchaswearabledevices,andhasadvantagessuchaslowpowerconsumptionandhighdisplayresolution.ThemostcommonlyuseddisplaymodeofLCoS

7、chipisRGBspacecolordisplay.AnypixelinRGBcolorspacecanrepresentacolor.ThedisadvantageoftheRGBspacecoloristhatthecolorofthepixelislikelytochange.TheLCoStime-seriescolordisplayutilizesthetemporalsensationofthehumaneye,synthesizeshigh-speedsequentialthree-primaryligh

8、tintocoloredlight,givingapersonafeelingofstablecolorimage.ThispaperdesignsaDoubleDataRateII(DDR2)memorycontrollerthatcanembedLCoSdisplaychipbasedonLCoStimingco