基于dsp和fpga的多雷达脉冲信号模拟器设计

基于dsp和fpga的多雷达脉冲信号模拟器设计

ID:34433889

大小:313.30 KB

页数:4页

时间:2019-03-06

基于dsp和fpga的多雷达脉冲信号模拟器设计_第1页
基于dsp和fpga的多雷达脉冲信号模拟器设计_第2页
基于dsp和fpga的多雷达脉冲信号模拟器设计_第3页
基于dsp和fpga的多雷达脉冲信号模拟器设计_第4页
资源描述:

《基于dsp和fpga的多雷达脉冲信号模拟器设计》由会员上传分享,免费在线阅读,更多相关内容在教育资源-天天文库

1、第36卷第2期信息化研究V01.36No.22010年2月InformatizationResearchFeb.20l0基于DSP和FPGA的多雷达脉冲信号模拟器设计邬诚,周贵良,郭波,陈列(南京电子技术研究所,江苏省南京市210039)摘要:主要介绍了一种基于PC+DSP+FPGA体系结构的多雷达脉冲信号模拟器,能够模拟1—4部常规雷达、重频抖动雷达、重频参差雷达、重频参差抖动雷达、频率捷变雷达等多种体制雷达的混叠脉冲信号,并提供对应的载频编码输出,仿真度高。雷达的部数及每部雷达的参数可通过主控计算机中的主控软件进行设置,使用方便灵

2、活,信号通用性强。该系统可在电子战设备前端微波分系统不参与的条件下,为后级数据处理分系统调试提供逼真的雷达测试信号。关键词:雷达脉冲;模拟器;TM$320LF2407;XC2s200中图分类号:TN952PRIk=pri(1)0引言2)重频参差雷达重频问隔模型:设参差数为Ⅳ,现代电子战环境中,雷达信号样式越来越复杂,密重频间隔为prio,pri一,Jp一I。度越来越大,这对电子对抗设备数据处理系统调试环PRI=pri(:k%N)(2)境的仿真程度提出了更高的要求。设计高仿真的雷达3)重频抖动雷达重频间隔模型:设重频抖动范围脉冲信号模拟

3、器,在实际电子对抗设备微波前端不参为△p,中心重频间隔为pri,rand(一apri,卸ri)为取与的条件下,为后级数据处理分系统调试提供逼真的值范围在[一△pr,△pri]区间内的随机数。雷达脉冲测试信号,能在一定程度上提高设备的设计=pri+rand(一Apri,Apri)(3)效率和调试准确度。雷达脉冲信号模拟器是电子技术4)重频参差抖动雷达重频问隔模型:其重频问隔与雷达技术相结合的产物,随着电子技术的不断发展为重频参差问隔加上随机抖动。以及DSP、FPGA等高速可编程芯片的广泛应用,设计PR=pri。+rand(一△pr,△p

4、r)(4)出通用性强、使用方便灵活的低成本多雷达脉冲信号雷达信号的载频也是电子对抗设备数据分析处理模拟器已经成为可能。本文介绍了一种基于PC+的重要参数。通常情况下,电子对抗设备微波前端分DSP+FPGA体系结构的通用多雷达脉冲信号模拟器。系统会将雷达载频测量后进行二进制编码输出给数据该模拟器的全部逻辑电路均在FPGA中实现,所需外处理分系统,载频不发生变化的雷达的载频编码是固围器件少,硬件结构简单,能够模拟出多部常规雷达、定常数,而对于频率捷变雷达,第k个脉冲的载频编码重频抖动雷达、重频参差雷达、重频参差抖动雷达、频为:率捷变雷达等

5、多种体制雷达的混叠脉冲信号流,并提F=f+rand(一af,af)(5)供对应的载频编码输出,仿真程度高,具有使用方便灵式中为中心频率编码;af为捷变频范围。活、信号通用性强的特点。文中详细介绍了系统的工根据上述雷达脉冲信号模型的特点,结合DSP高作原理和硬件设计。速运算和FPGA逻辑可编程的工作特性,我们的设计采用了一种PC+DSP+FPGA的体系结构,系统框图1多雷达脉冲信号模拟器工作原理如图1所示。Pc机用于运行主控软件,对模拟的雷达对于一般的雷达,重频间隔是其脉冲信号的基本的部数以及每部雷达的重频间隔值、脉宽、参差数、抖特征,

6、下面给出几种常见的雷达脉冲信号的重频问隔动范围、捷变频范围等参数进行设置,并下达相关控制模型。指令。指令和数据通过RS-232串口下载到DSP中,设第k个脉冲的重频间隔为PR,pr为一定值。DSP依据上述模型对数据进行运算处理后,形成FP—1)固定重频雷达(常规雷达)重频问隔模型:GA所需的数据存储到FPGA中,供FPGA中的各功能模块调用,产生相应的雷达脉冲信号并输出载频编码。收稿日期:2009-12—19。·l2·第36卷第2期邬诚,等:基于DSP和FPGA的多雷达脉冲信号模拟器设计·研究与设计·部设计了4个位宽为32位,深度为8

7、的单口RAM用于存储雷达重频问隔值,一个RAM对应一部雷达,每个RAM的单个32位存储单元存放一个参差的重频间隔。即非参差雷达只使用一个储存单元,Ⅳ参差雷达使用Ⅳ个储存单元(≤8),从0x000地址单元开始依次顺序存图1系统框图储。单部雷达载频编码、脉宽、参差数、抖动范围、捷变频范围等参数通常为常量,采用锁存器锁存。LF24072硬件电路的设计与实现外部数据总线宽度为l6位,对于32位数据存储,先将本系统硬件组成主要包括:以DSP为核心的运算数据拆分为低l6位和高16位,由DSP分别送FPGA中及主控模块、以FPGA为核心的信号产生模

8、块以及2个16位锁存器中缓存,然后再拼接为32位数据存人RS-232通信模块和电源系统。对应的RAM及32位锁存器。2.1运算及主控模块2.2.2雷达脉冲产生模块DSP采用TI公司C2000系列的TMS320LF2407

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。