互补对偶结构的三值ecl锁存器设计

互补对偶结构的三值ecl锁存器设计

ID:34401608

大小:171.56 KB

页数:4页

时间:2019-03-05

互补对偶结构的三值ecl锁存器设计_第1页
互补对偶结构的三值ecl锁存器设计_第2页
互补对偶结构的三值ecl锁存器设计_第3页
互补对偶结构的三值ecl锁存器设计_第4页
资源描述:

《互补对偶结构的三值ecl锁存器设计》由会员上传分享,免费在线阅读,更多相关内容在教育资源-天天文库

1、浙江大学学报(理学版)第32卷第2期JournalofZhejiangUniversity(ScienceEdition)Vol.32No.22005年3月http://www.journals.zju.edu.cn/sciMar.2005互补对偶结构的三值ECL锁存器设计乐建连,章专(浙江大学信息与电子工程学系,浙江杭州310028)摘要:在分析发射极耦合逻辑(ECL)电路的互补对偶特性基础上,指出了差分对的两个开关变量的不独立性及互补对偶特性,并设计了互补对偶结构的ECL三值D型锁存器.这种新型的D型锁存器电路比传统电路具

2、有更简单的电路结构.它的输出是互补的双轨三值输出系统.应用这种新型锁存器设计的D触发器及时序电路将具有更简单的电路结构.关键词:ECL;互补对偶;D型锁存器;多值逻辑;开关级设计中图分类号:TN431;TP331文献标识码:A文章编号:1008-9497(2005)02-183-03LEJian-lian,ZHANGZhuan(DepartmentofInformationScienceandElectronicEngineering,ZhejiangUniversity,Hangzhou310028,China)Design

3、ofECLternarylatchwithcomplementary-couplingstructure.JournalofZhejiangUniversity(ScienceEdition),2005,32(2):183~185Abstract:BycomparingthetwotypesoftraditionaldesignofEmitter-CoupledLogic(ECL)ternaryDlatch,thelimitationoftraditionalcircuitsispresented.Basedontheanal

4、ysisofcomplementary-couplingcharacteristicofECLcircuits,ECLternaryDlatchwithcomplementary-couplingstructureisdesigned.ItalsoindicatesthetwoswitchvariablesofDifferentialPairarecorrelationalandpossessescomplementary-couplingcharacteristic.Thisnewtypeoflatchisdesigneda

5、tswitchlevel.ThePSPICEsimulationusing0.8mbipolarparameterstoanalyselogicfunction,timedelayandpowerdissipationiscarriedout.It'scomplementary-doubled-outputisternary.ThisnewtypeoflatchcircuitissimplerthantraditionalcircuitandthecircuitsofDflip-flopandsequencecircuits

6、usingitwillbesimpler.Keywords:ECL;complementary-coupling;Dlatch;multivaluedlogic;switchleveldesign[5]ECL集成电路是一种非饱和型数字集成电路,也相应提高了空间和时间的利用率,所以多值[6]由于消除了限制速度提高的晶体管存储时间,可以ECL电路的研究长期受到人们的关注.获得很高的工作速度,是一种高速的双极型逻辑电传统的三值D型锁存器设计方法有两种:一是路.同时它还具有扇出系数大、线性运算功能强的优基于RS基本触发器添加外围电路构

7、成的D型锁存点,从而使得它在高速信息处理系统中得到了广泛器,如图1所示;二是应用1-of-2数据选择器的D[1]应用.ECL电路中,组成差分对的二个晶体管分型锁存器,如图2所示.它有两种形式.构成基于RS别工作于截止和线性区,且其电路输出摆幅又较电基本触发器的D型锁存器结构中的基本门除了文源电压小得多,因而其功耗主要是直流功耗,它不随字电路外,均为二值门电路,是三轨二值输出;构成电路的工作频率提高而增加.在工作频率越过一定应用1-of-2数据选择器的D型锁存器结构中的基值后,ECL电路的功耗将低于传统CMOS电路的本门均为三值

8、门电路,是单轨三值输出.后者在形式[2]功耗.因此,对ECL电路的研究近年来获得新的上较前者要简单得多,但是三值门电路较二值门电[1~5]重视.因为多值信号能携带更多的信息量,比二路的电路结构相对复杂,所以不同的电路利用这两值信号具有明显的优越性,并且提高信息携带量后种方法设

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。