quartusii中fpga管脚的分配策略

《quartusii中fpga管脚的分配策略》由会员上传分享，免费在线阅读，更多相关内容在工程资料-天天文库。

1、QuartusII屮FPGA管脚的分配策略纟扁写:***木交木亥:車核：二O—年月曰目录QUARTUSII中FPGA管脚分配策略1.FPGA管脚介绍11.1.电源管脚11.2.配置管脚21.3.普通I/O管脚21.4.时钟管脚22.FPGA管脚分配方法32.1.PinPlanner方式32.2.ImportAssignments方式32.3.TclScripts方式62.4.项H组统一使用方式83.编写FPGA管脚分配文件3.1.查看PDF格式的原理图93.2.查看PRJPCB榕式的原理图104.保存FPG

2、A管脚分配文件114.1.TCL格式或CSV格式114.2.QSF格式114.3.项目组统一使用格式11附录管脚类型说明12QuartusII中FPGA管脚分配策略1.FPGA管介绍FPGA的管脚从使用对象来说可分为两大类：专用管脚和用户自定义管脚。一般情况下，专用管脚人概占FPGA管脚数的20%〜30%,剩下的70%〜80%为用户H定义管脚。从功能上來说可分为电源管脚、配置管脚、时钟管脚、普通I/O管脚等。下面以Altera公司的CycloneIVE系列芯片EP4CE30F23C8为例，如图1所示，芯片总

3、共包含484个芯片管脚。图中不同颜色的区域代表不同的Bank,整个芯片主要分为8个Bank,FPGA的各个管脚分布在不同的Bank中。其中，三角形标记的管脚为电源管脚，正三角表示VCC,倒三介表示GND,三角内部的O表示I/O管脚电源，I表示内核电源。圆形标记的管脚为普通用户I/O管脚，可以山用户随意使用。正方形标记J1内部有时钟沿符号的管脚为全局时钟管脚。五边形标记的管脚为配置管脚。PinLegendXSymbolPinTypeUserI/OUsa*assignedI/OFitterassignedI/O

4、UnbondedpadReservedpmOtherconfigurationDEV.OEDEV_CLRDIFF.nDIFF_pDQDQSCLK.nCLK_pOtherPLLOtherdualpurposeMSELOMSEL1MSEL2MSEL3CONF_DONEnCEnCOhFIGTDITCKTMSTDOnSTATUSVREFVCCP/VCCR/VCCTVCCAVCCIMTVCCIOGNDGNDA.PLLHW>.2MkiQraiiP.1NP•:Mi^e«K5678910111213141516171819

5、202122ABy^@@@@@@@@[ll[T]@@00O00O^V00®@A®@®®i®EIi®@000i©©®®Ooo©©/©@®oDfe@V@A©0__、,_AV®®卫,/0令O

6、■©0®❻A❻④)1®令©£A1©®GOV©o®©@©0©V0@0®V®®⑥⑥©©0©©©A@®@A®000V®OA©eA-oV®❻❺⑨12345678910111213141516171819202122••2©TITWYAAAB图1WireBond1.1.电源管脚FPGA通常需要两个电压才能运行，一•个是内核电压，另一个是I/O电压。每个电压通过独立的电源管脚來提供。内核电压是用来给FPGA内部的逻辑门和触发器供电。随着FPGA的发展，内核电压从5V、3.3V、2.5V、1.8V到1.5V,变得越来越低

7、。I/O电压用来给各个Bank供电,每个Bank都有独立的I/O电压输入。一般情况下，內核电压会比I/O电压低。图1中的VCCINT是内核电压管脚，VCCIO是I/O电压管脚。1.2.配置管脚每个FPGA都需耍配置管脚，以支持多种配置方式，例如JTAG、从串、从并、主串、主并等。对于配置管脚的控制信号来说，是专用管脚，不能作为普通的I/O管脚。而其数据信号可以作为普通的I/O管脚使用。图I屮的MSEL为配置模式选择信号，即选择AS模式、PS模式或FASTAS模式。MSEL[1:O]为00表示用AS模式，10

8、表示用PS模式,01表示用FASTAS模式。如果用JTAG模式,MSEL[l:0]置0(),JTAG模式和MSEL无关，即用JTAG模式时，MSEL会被忽略，但是因为MSEL不能浮空，所以置00。图1小的TMS、TCK、TDI和TDO为JTAG接口的4根线，分别为模式选择、时钟、数据输入和数据输出线。常用的为AS模式和JTAG模式。1.3.普通I/O管脚FPGA的I/O管脚是FPGA上较为丰富的资源，也是做管脚约