数字逻辑课程设计ppt培训课件

数字逻辑课程设计ppt培训课件

ID:33447257

大小:146.50 KB

页数:17页

时间:2018-05-24

数字逻辑课程设计ppt培训课件_第1页
数字逻辑课程设计ppt培训课件_第2页
数字逻辑课程设计ppt培训课件_第3页
数字逻辑课程设计ppt培训课件_第4页
数字逻辑课程设计ppt培训课件_第5页
资源描述:

《数字逻辑课程设计ppt培训课件》由会员上传分享,免费在线阅读,更多相关内容在教育资源-天天文库

1、课程设计题目1.多功能数字电子表2.交通灯控制器1.多功能数字电子钟功能正常计时:秒(60)、分(60)、小时(24)计数;秒计时的频率为1Hz,数码管用动态扫描实时显示计时的小时、分、秒。整点报时:逢整点蜂鸣器在“59”分钟的第51、53、55、57秒发频率为512Hz的低音,在“59”分钟的第59秒发频率为1024Hz的高音。校时:1)校小时,显示小时数码管以4Hz的频率递增计数;2)校分,显示分数码管以4Hz的频率递增计数;3)校秒,秒清0。模60进制计数器模60进制计数器模24进制计数器CLK小时计时分计时秒计时CLK1S

2、显示小时显示分显示秒CLK/60CLK/36001小时1分钟个位十位个位十位个位十位计时--动显1.计时、显示电路RESET60/24进制计数器(VHDL)8位数码管动态显示1432088选一数据选择器→4位BCD码→产生选段码a~g信号;gfedcbaM2M1M3M4M5M6M7M8¨¨8路脉冲分配器→产生选位M8~M1信号;模8计数器→3-8译码器411实验室7段译码器3:8译码器模8clk1kd1[3..0]q[2..0]8:1MUXd7[3..0]b[3..0]M[8..1]a~g模8计数器→3-8译码器→8路脉冲分配器8

3、位数码管动态显示模60clk1hzh[3..0]信号源CPLD芯片模60m[3..0]模24s[3..0]d0[3..0]d6[3..0]h[7..4]s[7..4]m[7..4]d2[3..0],d5[3..0]可定义为特殊字(“1111”)d3[3..0]d2[3..0]d4[3..0]d5[3..0]遇特殊字(“1111”)时显示‘-’(g=1)8位数码管动态显示143208模8计数器→产生q0~q2选(内部产生选位信号);8选一数据选择器→4位BCD码→产生选段码a~g信号;333、334实验室需接线:锁引脚后通过接线与器

4、件相连。PLD器件型号:ACEX1K——EP1K10TC100-3gfedcbaM2M1)M3M4M5M6M7(M8¨¨333、334实验室q2q0q1分时钟2.校时、分、秒模24进制小时计数器模60进制分计数器二选一校时时钟(4Hz)cmtcht小时时钟二选一校时时钟(4Hz)状态图S0S1S2K=1K=1SET=1K=1S3模60进制秒计数器RESET或门cst(秒清0)clkmclkhclrclk1hz分时钟状态机VHDL系统时钟1)秒计数时钟1Hz2)校时时钟4Hz3)动显扫描时钟1024Hz4)蜂鸣器时钟1024Hz蜂鸣

5、器时钟512Hz3.报时、分频电路4Hz分频器clk1HzM4计数器VHDLM2计数器VHDL512Hz1KHz分频器报时:整点前59分51,53,55,57秒输出512hz频率的时钟;59秒输出1k频率的时钟。二选一baoshi4.系统框图控制器报时控制电路显示控制电路计时器a~gclk1hzresetkset分频器扫描显示电路cstchtcmtresetclk1kclk1kclk4hzclk1hzclk512clk4hzclk1hzclk1kclk512M1~M8蜂鸣器1)有层次结构(底层器件要变成默认的符号,顶层控制电路尽可

6、能少)2)用状态机实现控制器,每做一个器件,都要仿真,正确才可使用;3)输入输出信号的符号名要与信号含义接近。设计要求1)设计演示2)设计图文件、VHDL程序、仿真文件(可选其中几个)。验收的项目设计文档1)设计报告(WORD),功能简介,总体框图(顶层图形),状态机仿真图,状态图;2)各模块实现程序(VHDL),模块框图,部分仿真图;评分方法(优、良、中、及格)1,及格1,2,3;独立完成,思路清晰,回答问题准确→优1.正常计时:秒(60)、分(60)、小时(24)计数;秒计时的频率为1Hz,数码管用动态扫描实时显示计时的秒、分

7、、小时。2.整点报时:逢整点蜂鸣器在“59”分钟的第51、53、55、57秒发频率为512Hz的低音,在“59”分钟的第59秒发频率为1024Hz的高音。3.校时:1)校小时(SET=1,K=1),显示小时数码管以4Hz的频率递增计数;2)校分(SET=1,K=1),显示分数码管以4Hz的频率递增计数;1,2,或1,3;受启发后完成,能理解所作设计→良1,2,或1,3;受启发后完成→中不及格——不做或缺勤达3次或是完全拷贝。1)按号入座,学号与机器号一致;2)没有特殊情况,不能请假;3)旷课达3次者,取消验收资格。时间纪律要求18

8、周,周一~周五,上午8:00~11:00下午2:00~5:00;周四/五验收。083-1班,电工电子实验中心411;沙老师083-2班,电工电子实验中心333,334。王老师地点设计报告内容封皮(标题:数字逻辑与数字系统课程设计,班级,学号,姓名,

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。