欢迎来到天天文库
浏览记录
ID:32300098
大小:234.00 KB
页数:5页
时间:2019-02-02
《南邮数电-习题答案》由会员上传分享,免费在线阅读,更多相关内容在教育资源-天天文库。
1、743d0b7e5bb3d873f087ab8f68fe1636.doc10.1PLD器件有哪几种分类方法?按不同的方法划分PLD器件分别有哪几种类型?PLD器件通常有两种分类方法:按集成度分类和按编程方法分类。按集成度分类,PLD器件可分为低密度可编程逻辑器件(LDPLD)和高密度可编程逻辑器件(HDPLD)两种。具体分类如下:按编程方法分类,PLD器件可分为一次性编程的可编程逻辑器件、紫外线可擦除的可编程逻辑器件、电可擦除的可编程逻辑器件和采用SRAM结构的可编程逻辑器件四种。10.2PLA、PAL、GAL和FPGA等主要PLD器件的基本结构是什么?PLA的与阵
2、列、或阵列都可编程;PAL的与阵列可编程、或阵列固定、输出结构固定;GAL的与阵列可编程、或阵列固定、输出结构可由用户编程定义;FPGA由CLB、IR、IOB和SRAM构成。逻辑功能块(CLB)排列成阵列结构,通过可编程的内部互连资源(IR)连接这些逻辑功能块,从而实现一定的逻辑功能,分布在芯片四周的可编程I/O模块(IOB)提供内部逻辑电路与芯片外部引出脚之间的编程接口,呈阵列分布的静态存储器(SRAM)存放所有编程数据。10.3PAL器件的输出与反馈结构有哪几种?各有什么特点?PAL器件的输出与反馈结构有以下几种:(1)专用输出结构:输出端为一个或门或者或非门或
3、者互补输出结构。(2)可编程输入/输出结构:输出端具有输出三态缓冲器和输出反馈的特点。(3)寄存器输出结构:输出端具有输出三态缓冲器和D触发器,且D触发器的端又反馈至与阵列。(4)异或输出结构:与寄存器输出结构类似,只是在或阵列的输出端又增加了异或门。10.4试分析图P10.4给出的用PAL16R4构成的时序逻辑电路的逻辑功能。要求写出电路的激励方程、状态方程、输出方程,并画出电路的状态转移图。工作时,11脚接低电平。图中画“×”的与门表示编程时没有利用,由于未编程时这些与门的所有输入端均有熔丝与列线相连,所以它们的输出恒为0。为简化作图,所有输入端交叉点上的“×”
4、不再画,而改用与门符号里面的“×”代替。(提示:R为同步清0控制端,C为进位信号输出端)该时序逻辑电路由4个D触发器和若干门电路构成,设17、16、15、14引脚对应的D第5页共5页743d0b7e5bb3d873f087ab8f68fe1636.doc触发器的输出分别用表示,电路的激励方程如下:输出方程为:,,,,状态方程为:电路的状态转移图如下:电路的逻辑功能:输出为循环码的模16加法计数器,R为同步清0控制端,1有效,C为进位信号输出端,为0时,表示计数器处于最大值。10.5GAL和PAL有哪些异同之处?各有哪些突出特点?GAL和PAL相同之处:基本结构都是与
5、阵列可编程,或阵列固定的PLD。相异之处:PAL的输出结构固定,而GAL的输出结构可由用户编程确定;相当一部分的PAL器件采用熔断丝工艺,而GAL器件采用EECMOS工艺。第5页共5页743d0b7e5bb3d873f087ab8f68fe1636.doc突出特点:用PAL器件设计电路时,不同的应用场合,应选用不同型号的PAL器件,且相当一部分的PAL器件为一次性编程。同一型号的GAL器件可应用于不同的设计场合,且可多次编程。10.6GAL16V8的OLMC有哪几种具体配置?在SYN、AC0、AC1(n)的控制下,OLMC可配置成5种不同的工作模式:(1)SYN=1
6、,AC0=0,AC1(n)=1时,为专用输入模式;(2)SYN=1,AC0=0,AC1(n)=0时,为专用组合输出模式;(3)SYN=1,AC0=1,AC1(n)=1时,为反馈组合输出模式;(4)SYN=0,AC0=1,AC1(n)=1时,为时序电路中的组合输出模式;(5)SYN=0,AC0=1,AC1(n)=0时,为寄存器输出模式;10.7ispGAL16Z8在结构上与GAL16V8相比有哪些异同之处?ispGAL16Z8除了包含有GAL16V8的结构外,比GAL16V8增加了4条引线:数据时钟DCLK,串行数据输入SDI,串行数据输出SDO及方式控制MODE;增
7、加了与编程有关的附加控制逻辑和移位寄存器。10.8GAL16V8的电子标签有什么作用?它最多由几个字符组成?加密后电子标签还能否读出?电子标签起到标识作用,可供用户存放各种备查的信息,如器件的编号、电路的名称、编程日期、编程次数等。电子标签最多可由8个字节的任意字符组成。它不受加密位的控制,随时都可访问读出。10.9GAL16V8用作时序逻辑设计时,其时钟和输出使能信号怎样加入?输出使能信号是高电平有效还是低电平有效?GAL16V8用作时序逻辑设计时,1脚接时钟信号CLK,11脚接输出使能信号,为低电平有效。10.10GAL16V8每个输出最多可有多少个乘积项?
此文档下载收益归作者所有