基于verilog hdl语言的课堂智能响铃系统设计

《基于verilog hdl语言的课堂智能响铃系统设计》由会员上传分享，免费在线阅读，更多相关内容在行业资料-天天文库。

1、1引言20世纪末，电子技术获得了飞速的发展，在其推动下，现代电子产品几乎渗透了社会的各个领域，有力地推动了社会生产力的发展和社会信息化程度的提高，同时也使现代电子产品性能进一步提高，产品更新换代的节奏也越来越快。课堂智能响铃系统走时精度高，稳定性好，实用方便，不需要经常调教，这种响铃具有时、分、秒计数显示功能，以24小时循环计时，时钟计数显示时有LED灯的花样显示，具有调节小时、分钟及清零的功能以及整点报时功能。1.1课程设计目的作为通信专业的学生，通过这次EDA方面的课程设计，可以提高我们对EDA领域及通

2、信电路设计领域的认识，有利于培养我们在通信电路EDA方面的设计能力。一人一题特别有利于锻炼我们独立分析问题和解决问题的能力。设计过程的复杂加老师的严格要求有益于培养我们严谨的工作作风。本次课题是计算机组成原理的课程设计，旨在通过自己对所需功能芯片的设计与实现来巩固以前所学的计算机硬件基础知识，同时也提高动手实践的能力，还有为将来进行更大规模更复杂的开发积累经验。1.2课程设计内容本次设计以智能打铃为主，实现时钟计数：完成时、分、秒的正确计时并且显示所计的数字；对秒、分——60进制计数，即从0到59循环计数，

3、时钟——24进制计数，即从0到23循环计数，并且在数码管上显示数值。以及时间设置：手动调节分钟、小时，可以对所设计的时钟任意调时间，这样使数字钟真正具有使用功能。我们可以通过实验板上的键7和键4进行任意的调整，因为我们用的时钟信号均是1HZ的，所以每LED灯变化一次就来一个脉冲，即计数一次。清零功能：reset为复位键，低电平时实现清零功能，高电平时正常计数。可以根据我们自己任意时间的复位蜂鸣器在整点时有报时信号产生，蜂鸣器报警，产生“滴答.滴答”的报警声音。LED灯在时钟显示时有花样显示信号产生。即根据进

4、位情况，LED不停的闪烁，从而产生“花样”信号。212理论基础2.1VerilogHDL语言概述VerilogHDL是一种硬件描述语言（HDL:HardwareDiscriptionLanguage），是一种以文本形式来描述数字系统硬件的结构和行为的语言。VerilogHDL就是在用途最广泛的C语言的基础上发展起来的一种件描述语言，1983年，GatewayDesignAutomation（GDA）硬件描述语言公司的PhilipMoorby首创了VerilogHDL。后来Moorby成为VerilogHDL

5、-XL的主要设计者和Cadence公司的第一合伙人。1984至1986年，Moorby设计出第一个关于VerilogHDL的仿真器，并提出了用于快速门级仿真的XL算法，使VerilogHDL语言得到迅速发展。1987年Synonsys公司开始使用VerilogHDL行为语言作为综合工具的输入。1989年Cadence公司收购了Gateway公司，VerilogHDL成为Cadence公司的私有财产。1990年初，Cadence公司把VerilogHDL和VerilogHDL-XL分开，并公开发布了Veril

6、ogHDL。随后成立的OVI（OpenVerilogHDLInternational）组织负责VerilogHDL的发展并制定有关标准，OVI由VerilogHDL的使用者和CAE供应商组成。1993年，几乎所有ASIC厂商都开始支持VerilogHDL，并且认为VerilogHDL-XL是最好的仿真器。同时，OVI推出2.0版本的VerilongHDL规范，IEEE则将OVI的VerilogHDL2.0作为IEEE标准的提案。1995年12月，IEEE制定了VerilogHDL的标准IEEE1364-19

7、95。目前，最新的Verilog语言版本是2000年IEEE公布的Verilog2001标准，其大幅度地提高了系统级和可综合性能。VerilogHDL的最大特点就是易学易用，如果有C语言的编程经验，可以在一个较短的时间内很快的学习和掌握，因而可以把VerilogHDL内容安排在与ASIC设计等相关课程内部进行讲授，由于HDL语言本身是专门面向硬件与系统设计的，这样的安排可以使学习者同时获得设计实际电路的经验。与之相比，VHDL的学习要困难一些。但VerilogHDL较自由的语法，也容易造成初学者犯一些错误，

8、这一点要注意。Verilog21HDL既是一种行为描述语言，也是一种结构描述语言。如果按照一定的规则和风格编写代码，就可以将功能行为模块通过工具自动转化为门级互连的结构模块。这意味着利用Verilog语言所提供的功能，就可以构造一个模块间的清晰结构来描述复杂的大型设计，并对所需的逻辑电路进行严格的设计。VerilogHDL硬件描述语言在电子设计自动化中扮演着重要的角色，他是EDA技术研究的重点之一。下面列出的是V