并行交替高速数字化仪的研究与设计

《并行交替高速数字化仪的研究与设计》由会员上传分享，免费在线阅读，更多相关内容在学术论文-天天文库。

1、并行交替高速数字化仪的研究与设计　　摘要：为了解决低采样速率数字化仪的现状，研制了基于四片ADC并行交替采样高速数字化仪。首先介绍了基于多片并行采样的原理，给出了基于FPGA和ARM数字化仪的整体设计方案；然后对并行交替采样的误差进行了理论分析并设计了Farrow结构的分数延时滤波器对并行时间误差进行校正；最后对数字化仪采样数据进行频谱分析实验。实验结果表明，研制的高速数字化仪能有效、快速地提高系统的采样率，且校正效果良好，在实际工程中有良好的应用前景。　　关键词：并行采样；数字化仪；FPGA；高速数据传输；Farrow滤波器　　中图分类号：TN79?34；TP33

2、5+.1文献标识码：A文章编号：1004?373X（2016）23?0078?05　　Researchanddesignofparallelandalternatehigh?speeddigitizer　　GANWeiwang1，LIZhi2　　（1.SchoolofElectronicEngineeringandAutomation，GuilinUniversityofElectronicTechnology，Guilin541004，China；　　2.GuilinUniversityofAerospaceTechnology，Guilin541004，Chin

3、a）　　Abstract：Inordertosolvethelowsamplingratesituation5ofdigitizer，aparallelandalternatehigh?speeddigitizerbasedonfourADCswasdeveloped.TheparallelsamplingprinciplebasedonmultipleADCsisintroduced.TheoveralldesignschemeofthedigitizerbasedonFPGAandARMisgiven.Thetheoreticalanalysisfortheer

4、rorofparallelandalternatesamplingisperformed.AfractionaldelayfilterwithFarrowstructurewasdesignedtocorrecttheparalleltimeerror.Thesamplingdataofthedigitizerisconductedforspectrumanalysisexperiment.Theexperimentalresultsshowthatthehigh?speeddigitizercanimprovethesystemsamplingrateeffect

5、ivelyandquickly，andhasperfectcorrectioneffectandgoodapplicationprospectinpracticalengineering.　　Keywords：parallelsampling；digitizer；FPGA；high?speeddatatransmission；Farrowfilter　　0引言　　数字化仪是将模拟信号转换成数字信号的电子设备。高速高精度的数字化仪适用于地质测量、测绘、国土、航空雷达、生物医疗、高端仪器设备等，在这些应用领域中对数字化仪的采样速度和精度都提出严格的要求。然而，受电子技术

6、发展的制约，普通的数字化仪和示波器不能同时满足高速和高精度的要求。研制高采样速率的数字化仪是当前数据采集领域的重要研究方向。5　　受电子器件制造工艺的影响，单片ADC很难同时满足高采样速率高采样精度的要求。并行交替采样结构能有效地提高整个系统的采样率，同时能降低系统的成本。然而该结构虽然解决了高采样率和高精度的矛盾，但同时也给系统引入了失配误差。失配误差主要有三种，其中包括增益误差、偏置误差和时延误差[1?3]。这些误差处理不当，将会严重影整个系统的性能。　　针对传统数据采集系统的精度高但采样率低的现状，本文设计了基于FPGA与ARM架构的高速高精度数据采集系统，采

7、用了并行交替采样结构[4]，使用四片低速ADC实现高速采集、存储、处理和传输，对时间失配误差进行频谱分析，并设计了分数延迟滤波校正模块对其进行校正。　　1并行交替采样的原理　　1.1并行交替采样系统结构　　并行交替采样的思想最早是由Black和Hodges提出[5]，基本思路是由[M]路独立的ADC组成采样通道，每一个采样通道的采样率为[fsM，]所有通道之间的相位差为[2πM，][M]路采样通道对同一个输入信号进行并行交替采样，最后再将这[M]路的采样数据按照采样的时间顺序通过多路选择器进行数据的拼接，组成采样率为[fs]的数字化仪。交替采样系统结构如图1所示