全数字高速并行qpsk解调技术的研究与实现

全数字高速并行qpsk解调技术的研究与实现

ID:34622071

大小:2.81 MB

页数:86页

时间:2019-03-08

全数字高速并行qpsk解调技术的研究与实现_第1页
全数字高速并行qpsk解调技术的研究与实现_第2页
全数字高速并行qpsk解调技术的研究与实现_第3页
全数字高速并行qpsk解调技术的研究与实现_第4页
全数字高速并行qpsk解调技术的研究与实现_第5页
资源描述:

《全数字高速并行qpsk解调技术的研究与实现》由会员上传分享,免费在线阅读,更多相关内容在学术论文-天天文库

1、全数字高速并行QPSK解调技术的研究与实现作者姓名雷一昇导师姓名、职称王海副教授一级学科仪器科学与技术二级学科测试计量技术及仪器申请学位类别工学硕士提交学位论文日期2014年12月学校代码10701学号1204122009分类TN82号TN914密级公开西安电子科技大学硕士学位论文全数字高速并行QPSK解调技术的研究与实现作者姓名:雷一昇一级学科:仪器科学与技术二级学科:测试计量技术及仪器学位类别:工学硕士指导教师姓名、职称:王海副教授提交日期:2014年12月ResearchandImplementationofDigitalHighSpeedP

2、arallelQPSKDemodulationTechniqueAthesissubmittedtoXIDIANUNIVERSITYinpartialfulfillmentoftherequirementsforthedegreeofMasterinElectronicScienceandTechnologyByLeiyishengSupervisor:Prof.WanghaiDecember2014西安电子科技大学学位论文独创性(或创新性)声明秉承学校严谨的学风和优良的科学道德,本人声明所呈交的论文是我个人在导师指导下进行的研究工作及取得的研究成

3、果。尽我所知,除了文中特别加以标注和致谢中所罗列的内容以外,论文中不包含其他人已经发表或撰写过的研究成果;也不包含为获得西安电子科技大学或其它教育机构的学位或证书而使用过的材料。与我一同工作的同志对本研究所做的任何贡献均已在论文中作了明确的说明并表示了谢意。学位论文若有不实之处,本人承担一切法律责任。本人签名:日期:西安电子科技大学关于论文使用授权的说明本人完全了解西安电子科技大学有关保留和使用学位论文的规定,即:研究生在校攻读学位期间论文工作的知识产权单位属于西安电子科技大学。学校有权保留送交论文的复印件,允许查阅、借阅论文;学校可以公布论文的全

4、部或部分内容,允许采用影印、缩印或其它复制手段保存论文。同时本人保证,获得学位后结合学位论文研究成果撰写的文章,署名单位为西安电子科技大学。保密的学位论文在年解密后适用本授权书。本人签名:导师签名:日期:日期:摘要摘要随着空间科学技术的飞速发展和对宇宙空间的不断探索,无线通信数据传输速度逐渐增大,对传输设备的实时性和误码率要求越来越高。目前国内数据传输技术比较落后,并不能达到卫星图像数据高速传输的要求,因此有必要对数据传输系统进行研究。调制解调技术是高速无线通信的核心技术并且也是目前数据传输系统研究的难点。当基带数据速率比较高时,解调端需要处理更加

5、高速的串行数据,如果直接运行解调算法就要求数字芯片有比较丰富的资源和比较高的工作时钟,而当前比较常用数字芯片FPGA内部工作时钟超过400MHz时很容易产生误码,需要对于复杂的解调算法并行处理才能满足高速数据传输的要求。论文主要对全数字高速并行QPSK解调技术的实现进行研究。首先对调制解调原理进行详细分析和推导,其中主要包括数字下变频、载波同步、环路滤波器、数控振荡器、基于横向滤波器的均衡器等。其次通过对基本调制解调算法的推导可得到在解调运算过程中数字下变频和低通滤波器需要处理的数据最多,并且大部分数据采用乘法运算。乘法运算会耗费大量资源并且严重影

6、响解调的速度,为了实现高速解调输出,需要采用并行滤波器来实现数据快速处理。论文中主要介绍了CIC滤波器、时域并行滤波器,分析了两种滤波器的优缺点和适用范围。通过对线性卷积和循环卷积的讨论,提出利用卷积的相关定理和FFT快速算法进行频域并行滤波,其中频域并行滤波一般可采用两种方法实现:以线性卷积为基础的重叠相加法;以循环卷积为基础的重叠保留法。然后通过MATLAB/Simulink平台的对QPSK调制解调基本原理进行建模仿真,利用Simulink工具中示波器、频谱仪、信号源等模块对仿真模型功能验证,得到硬件实现的关键参数。最后编写Verilog硬件并

7、行解调程序对硬件系统实时测试和分析,通过观察信号频谱图、眼图、星座图等表明利用FPGA规模换取处理速度,可以实现高速信号解调输出,并且整个硬件设计比较简单,具有较高的解调性能。综上,通过对高速并行QPSK调制解调等相关原理进行研究和分析,利用MATLAB/Simulink建模与仿真,编写硬件Verilog程序进行在线实时测试和分析,测试结果表明基于FPGA的高速并行解调技术可以达到相关指标要求,大幅度提高了硬件解调速率,对今后进一步研究具有非常重要的意义。关键词:数字通信,调制解调,QPSK,并行滤波,硬件实现论文类型:应用基础研究类I西安电子科技

8、大学硕士学位论文IIABSTRACTABSTRACTWiththerapiddevelopmentofspacescien

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。