在FPGA开发中尽量避免全局复位的使用？（4）.doc

《在FPGA开发中尽量避免全局复位的使用？（4）.doc》由会员上传分享，免费在线阅读，更多相关内容在学术论文-天天文库。

1、在FPGA开发中尽量避免全局复位的使用？（4）　　如何自动覆盖99.99%的情况　　当一个Xilinx的FPGA芯片被重新配置时，每一个单元都将被初始化，如图6所示。在某种意义上讲，这是一个上电之后的“终极的”全局复位操作，因为它不仅仅是对所有的触发器进行了复位操作，还初始化了所有的RAM单元。随着XilinxFPGA芯片内部的嵌入式RAM资源越来越多，这种“终极的”全局复位操作越来越有意义。对所有的RAM单元进行预定义，在软件仿真和实际操作中都是非常有帮助的，因为这样避免了在上电时采用复杂的启动顺序来清除存储单元内容的操作。随着Xilinx的FPGA芯片越来越多的嵌入处理器内核，比

2、如MicroBlaze软核、ARM和PowerPC硬核等，这种特性使得所有的程序和数据空间在处理器内核执行第一条指令之前都已经被预定义，则原来那种靠烧写昂贵的可编程资源来仅仅复位触发器的操作变得毫无意义了。开发过程中所使用的仿真工具也应当具有模拟此操作的能力（即我们通常所说的“上电复位”），这样在后续的设计中就可以避免使用可有可无的复位操作了。其余0.01%情况的设计准则最重要的事情是使用某些准则来处理设计中的复位操作，并且这些准则在设计审查阶段就应该被完全考虑到。可以使用一个局部的高性能的复位网络来控制仅仅需要局部复位的触发器。图7给出了一个这种局部复位的示意图。这种电路的优点在于

3、，它所提供的复位效果与外接全局复位信号的效果是一致的。　　图7局部复位示意图在器件配置或者异步复位时，链中的所有触发器都被预设为1。几乎在这同时，链中的最后一个触发器驱动局部复位网络并向其发送一个有效复位信号。随着全局复位/置位信号或异步复位信号的释放，整个移位寄存器链开始在每个时钟周期被填充为0。链中触发器的数目决定了局部复位网络所需要的复位脉冲的最小宽度。最后的结果是，链中最后一个触发器从高跳变到低，而局部复位信号的释放与时钟周期同步。被复位的触发器可以采用同步置位（synchronousset(FDS)）或者同步复位（synchronousreset(FDR)），即构成了完整的

4、同步设计，而接下来的时序规范和分析也将容易得多。