eda实验一基本电路行为描述

《eda实验一基本电路行为描述》由会员上传分享，免费在线阅读，更多相关内容在学术论文-天天文库。

1、深圳大学实验报告课程名称：实验项目名称：学院：专业：指导教师2报告人2_学号实验时间：实验报告提交时间:EDA技术实验一基本电路行为描述班级:教务部制实验鬥的与耍求：1.熟悉XINLINXISE开发环境2.了解EDA开发流程3.了解VHDL代码结构4.理解并正确定义VHDL的数据类型5.理解及正确使用VHDL的运兑操作符和数据属性实验内稃：多路选择器多路选择器根据真值表，如果输入w=“or或者sei=“or，那么输入奖等于对应的某一个输入(。=3或。=1>)。然而如果输入sel=“00”或者sel=“11”，那么输入将分别为’0’和’Z’(高阻)。(a)

2、完成代码(b)是对你的解答给出相关注释(c)将代码编译V；•进行仿真，验正确性ROM试川1X1维常数來实现只读存储器ROM(read-onlymemory)。假设一个ROM巾许多深度为8,位宽为4的块组成。提示：首先逑立一个名为mm的数组，然后定义一个rom类型的信号來实现ROM，川常数值坡充到ROM块屮:CONSTANTmy_rom:rom:=(values)；o简易加法器熏新编写一段代码，实现加法器，要求所有输入输出信号的类型均为STD_LOGIC_VECTOR。通用译码器1.在课本例4.1给出的电路中，如果矢景的位宽发生变化，那么程序屮的信号sel

3、和x的位宽也要相应的改变。现在想把原设计修改为一个通用译码器。为此必须在ENTITY中使用GENERIC语句指定scl的位宽(假设n=3)，然盾用n的函数来替代sel和x的位宽上界。综合后，对电路仿真，验证其正确性。2.在原设计中引入了一个二进制数到整数的转换阑数。要求修改代码，将信号sel生命为整数类型。当信号sel的位宽用n来指定时，代码方是通用的。综合代码并进行仿真。实验方法、步骤:多路选择器:libraryIEEE;!useIEEE.STDLOGIC1164.ALL;jentitySelectorisPort(a，b:inSTD_LOGIC_VE

4、CTOR(7DOWNTO0);sel:inSTD_LOGIC_VECTOR(1DOWNTO0);c:outSTD_LOGIC_VECTOR(7DOWNTO()));:endSelector;architectureBehavioralofSelectorisbeginprocess(a，b，sel)beginif(sel=”00")thenc<=”00000000";elsif(sel=”01")thenelsif(sel=M10H)thenc<=b;elsec<=(others=>'Z’)；endif;endprocess;endBehavioral;

5、ROM••libraryIEEE;useIEEE.STD_LOGIC_1164.ALL;--Uncommentthefollowinglibrarydeclarationifusing--arithmeticfunctionswithSignedorUnsignedvalues-useIEEE.NUMERIC_STD.ALL;--Uncommentthefollowinglibrarydeclarationifinstantiating--anyXilinxprimitivesinthiscode.-libraryUNISIM;—useUNISIM.VC

6、omponents.all;entityromoneisPort(addr:inintegerrange0to7;data:outSTD_LOGIC_vector(3downto0));endromone;architectureBehavioralofromoneistyperowisARRAY(0to7)ofSTD_LOGIC_vector(3downto0);constantmemory:row:=(’’0000"，”0001'n0010"，”0011”，n0100"，n010「，n0110"，"0111’.);begindata<=memory(

7、addr);endBehavioral;匣力口雙libraryIEEE;useIEEE.STD_LOGIC_1164.ALL;useIEEE.STD_LOGIC_UNSIGNED.ALL;useIEEE.STD_LOGIC_ARITH.ALL;entityadderisPort(a:inSTD_LOGIC_VECTOR(3DOWNTO0);b:inSTD_LOGIC_VECTOR(3DOWNTO0);sum:outSTD_LOGIC_VECTOR(4DOWNTO0));endadder;architectureBehavioralofadderisSIG

8、NALtemp_a，temp_b:STD_LOGIC_VECTOR(4DOWNT