欢迎来到天天文库
浏览记录
ID:24591380
大小:49.50 KB
页数:4页
时间:2018-11-15
《一种基于cpld实现的数字化pwm波形产生器》由会员上传分享,免费在线阅读,更多相关内容在工程资料-天天文库。
1、一种基于CPLD实现的数字化PWM波形产生器
2、第1摘要:根据P波形的产生原理,设计和实现了一种由CPLD实现的数字化P波形产生器。他具有灵活简便、控制精确、现场可编程等优点。关键词:P;CPLD;P波形产生器;可编程1引言随着数字电路和大规模可编程逻辑器件的发展,数字P产生器越来越受到人们的青睐。一些数字信号处理芯片甚至已在片内集成P波形产生功能(如TI的TMS320F243等),从而只需进行寄存器参数设置就可得到P输出。但是在一些只需要简单电机控制的场合,从成本考虑不需要较为昂贵的数字信号处理芯片,
3、本文采用一片CPLD实现了P波形的产生。他全部利用数字方法实现,具有控制精确、使用灵活,可方便地与数字控制器和模拟控制器连接,直接用于直流电机控制,具有较高的性价比。2数字P波形产生器设计原理数字P波形产生器时钟选用10MHz(或20MHz)。由拨码开关给出死区宽度数据(记为Tdeadtime),拨码开关数据为8位。P产生器的脉宽控制输入是12位数据,如果是与模拟信号连接,则需要扩展A/D转换器。将输入的控制数据进行调整后经由P波形产生模块产生出P波形,并最终由死区逻辑控制器产生2路双相P波形,作为功率变
4、换的H桥的驱动信号。其原理框图如图1所示。在P波形产生模块中采用1个12位的计数器在0~4095范围内计数,计数时钟为10MHz(或20MHz),并由该计数器产生出周期的数字锯齿波。将经过调整的12位脉宽控制数据与该数字锯齿波进行比较,当数据相符时利用比较输出信号和计数器的周期进位信号分别触发T触发器,利用T触发器的翻转特性即可得到相应的脉宽输出波形。其中P输出周期为409.6μs(或204.8μs),脉冲的占空比变化范围为周期的5%~95%即20.48~389.12μs(或10.24~194.56μs)
5、。在死区逻辑控制单元中根据Tdeadtime的值初始化1个8位计数器并使能计数,利用该计数器完成对已产生的P波形的移位,最后利用与、或逻辑电路即可产生出正反双相P波形,其中死区时间的调整范围为1.6~25.6μs。脉冲分辨率为100ns(或50ns)。500)this.style.ouseg(this)">3CPLD的实现及仿真我们选用ALTERA公司7000系列的CPLD实现上述时钟分频及P波形产生。为防止H桥的直通现象产生,损坏功率器件,在产生P波形之前应根据Tdeadtime的大小调整脉宽控制数据(
6、若采样数据小于Tdeadtime,使采样数据等于Tdeadtime;若采样数据大于212-Tdeadtime,使采样数据等于212-Tdeadtime)。将调整后的采样数据与产生的锯齿波相比较,利用比较输出和计数器产生的周期进位信号分别来触发T触发器即得到P输出,其具体波形示意图如图2所示。另外死区控制器内部有1个8位计数器,他按输入的死区宽度数据(Tdeadtime)进行计数,利用P波形前沿和后沿加载Tdeadtime为计数起始值并启动计数。再利用前沿和后沿两次计数的进位信号移位P波形(使P波形滞后Td
7、eadtime),该信号和输入的P波形相与得到正相P输出,相或并取非即可得到反相的P输出。这一过程的时序图如图3所示(图中P是产生的单相P信号,反相P脉冲的前、后沿已经加上了死区宽度)。500)this.style.ouseg(this)">500)this.style.ouseg(this)"> 4结语上述方法实现了2路P波形产生。这一方法采用全部数字电路实现,且简单可靠、控制精确、成本低,非常适用于直流电机驱动电路。他用1片小规模CPLD就可实现,不需要太多外围电路。目前,该设计已应用到实际科研中,并
8、取得了良好的效果。
此文档下载收益归作者所有