《基于FPGA的数字时钟(毕业论文)》由会员上传分享，免费在线阅读，更多相关内容在学术论文-天天文库。
本科毕业论文格式要求一、论文的结构与要求毕业设计（论文）包括以下内容（按顺序）：本科论文包括封面、目录、标题、内容摘要、关键词、正文、注释、参考文献等部分。如果需要，可以在正文前加“引言”，在参考文献后加“后记”。论文一律要求打印，不得手写。1．目录目录应独立成页，包括论文中全部章、节和主要级次的标题和所在页码。2．论文标题论文标题应当简短、明确，有概括性。论文标题应能体现论文的核心内容、法学专业的特点。论文标题不得超过25个汉字，不得设置副标题，不得使用标点符号，可以分二行书写。论文标题用词必须规范，不得使用缩略语或外文缩写词（通用缩写除外，比如WTO等）。3．内容摘要内容摘要应扼要叙述论文的主要内容、特点，文字精练，是一篇具有独立性和完整性的短文，包括主要成果和结论性意见。摘要中不应使用公式、图表，不标注引用文献编号，并应避免将摘要撰写成目录式的内容介绍。内容摘要一般为200个汉字左右。4．关键词关键词是供检索用的主题词条，应采用能够覆盖论文主要内容的通用专业术语（参照相应的专业术语标准），一般列举3——5个，按照词条的外延层次从大到小排列，并应出现在内容摘要中。5．正文正文一般包括绪论（引论）、本论和结论等部分。正文字数本科不少于6000字，专科一般不少于5000字，正文必须从页首开始。*绪论（引论）全文的开始部分，不编写章节号。一般包括对写作目的、意义的说明，对所研究问题的认识并提出问题。*本论是全文的核心部分，应结构合理，层次清晰，重点突出，文字通顺简练。*结论是对主要成果的归纳，要突出创新点，以简练的文字对所做的主要工作进行评价。结论一般不超过500个汉字。正文一级及以下子标题格式如下：一、；（一）；1.；（1）；①。6．注释注释是对所创造的名词术语的解释或对引文出处的说明。注释采用脚注形式，用带圈数字表示序号，如注①、注②等，数量不少于10个，脚注少于10个的论文为不合格论文。7．参考文献参考文献是论文的不可缺少的组成部分,是作者在写作过程中使用过的文章、著作名录。参考文献应以近期发表或出版的与法学专业密切相关的学术著作和学术期刊文献为主，数量不少于6篇，参考文献少于6篇的论文成绩评定为不合格。产品说明、技术标准、未公开出版或发表的研究论文等不列为参考文献，有确需说明的可以在后记中予以说明。二、打印装订要求论文必须使用标准A4打印纸打印，一律左侧装订，并至少印制3份。页面上、下边距各2.5厘米，左右边距各2.2厘米，并按论文装订顺序要求如下：1．封面封面包括《广西广播电视大学关于毕业设计（论文）评审表》（封面、附录4）、《学生毕业设计（论文）评审表》（封2）、《广西广播电视大学关于毕业设计（论文）答辩申报表》（封3、附录5）。2．目录目录列至论文正文的三级及以上标题所在页码，内容打印要求与正文相同。目录页不设页码。3．内容摘要摘要标题按照正文一级子标题要求处理，摘要内容按照正文要求处理。4．关键词索引关键词与内容摘要同处一页，位于内容摘要之后，另起一行并以“关键词：”开头（采用黑体），后跟3~5个关键词（采用宋体），词间空1字，即两个字节，其他要求同正文。5．正文正文必须从内容提要页开始，并设置为第1页。页码在页末居中打印，其他要求同正文（如正文第5页格式为“―5―”）。论文标题为标准三号黑体字，居中，单倍行间距；论文一级子标题为标准四号黑体字，居中，20磅行间距；正文一律使用标准小四号宋体字，段落开头空两个字，行间距为固定值20磅；正文中的插图应与文字紧密配合，文图相符，内容正确，绘制规范。插图按章编号并置于插图的正下方，插图不命名，如第二章的第三个插图序号为“图2—3”，插图序号使用标准五号宋体字；正文中的插表不加左右边线。插表按章编号并置于插表的左上方，插表不命名，如第二章的第三个插表序号为“表2—3”，插表序号使用标准五号宋体字。6、参考文献按照GB7714—87《文后参考文献著录规则》规定的格式打印，内容打印要求与论文正文相同。参考文献从页首开始，格式如下：（1）著作图书文献序号作者《书名》，出版地：出版者，出版年份及版次（第一版省略）如：[4]劳凯声《教育法论》，南京：江苏教育出版社，2001（2）译著图书文献序号作者《书名》，出版地：出版者，出版年份及版次（第一版省略）（3）学术刊物文献序号作者《文章名》，《学术刊物名》，年卷（期）如：[5]周汉华《变法模式与中国立法法》，《中国社会科学》，2000（1）（4）学术会议文献序号作者《文章名》，编者名，会议名称，会议地址，年份，出版地，出版者，出版年（5）学位论文类参考文献序号作者《学位论文题目》，学校和学位论文级别，答辩年份（6）西文文献著录格式同中文，实词的首字母大写，其余小写。参考文献作者人数较多者只列前三名，中间用逗号分隔，多于三人的后面加“等”字（西文加“etc.”）。学术会议若出版论文集者，在会议名称后加“论文集”字样；未出版论文集者省去“出版者”、“出版年”项；会议地址与出版地相同的省略“出版地”，会议年份与出版年相同的省略“出版年”。三、毕业设计（论文）装袋要求毕业设计（论文）是专业教学的重要内容，必须规范管理，统一毕业设计（论文）材料装袋要求：1、论文稿本。经指导的提纲，一稿、二稿和装订好的正稿。2、过程记录表。包括指导教师指导记录表，学生毕业设计（论文）评审表（答辩过程记录表）等；3、相关材料。法专业要求的其他材料，如法学社会调查报告等。中国环境教育立法研究内容摘要摘要：目前，我国学术界对环境教育立法问题的研究还处于起步阶段，有关环境教育的法律规范也很不完善，影响和限制了我国环境教育的大力推行和良好普及，实质上是制约了我国解决环境问题的能力和可持续发展的进程。本文从环境问题的现状入手，阐释了环境教育立法的必要性和可行性，介绍了其他国家和地区的环境教育立法实践，在总结国内外先进经验的基础上，提出了对我国环境教育立法的构想。以期通过加强教育立法的途径，实现我国环境教育的普及，为改善解决我国环境问题的能力和可持续发展的进程创造条件。关键词：环境问题环境教育环境教育立法一、环境问题、环境教育与环境教育立法（一）环境问题马克思说：“人靠自然界生活，这就是说，自然界是为了不致死亡而必须不断与之交往。所谓人的肉体生活和精神生活同自然界相联系，也就等于说自然界同自身相联系，因为人是自然界的一部分。”生存与发展是人类社会最基本的主题。在人类与环境不断地相互影响和作用中，环境问题始终是伴随着人类的活动产生和发展的。不幸的是，在相当长的时期内，人类过分强调了作为自然主人的一面，夸大了人的主观能动性作用，忽视甚至忘却自然界的惩罚。环境问题并非始于今日，早在200年前的第一次工业革命时期就产生了环境问题。到了本世纪50年代，环境事件不断出现和加剧。到了70～80年代则出现了全球性的环境危机。目前全球人口正以每年9000万的速度增长，预计到21世纪中期，世界人口将达到100亿。人口无节制地增长，给地球的生态环境和有限的自然资源带来了沉重的压力。联合国列出了威胁人类生存的全球十大环境问题：全球气候变暖；臭氧层的损耗和破坏；酸雨蔓延；水资源危机；生物多样性减少；大气污染；有毒有害化学物质污染与危险废物越境转移；森林面积锐减；土地荒漠化；海洋污染。随着我国社会经济的迅速发展，环境保护与经济发展之间的矛盾日益凸显。20世纪最后几年有三件震撼国人的大事足以说明我国环境问题的严重性，已显示出环境破坏给人类带来的灾难性的报复。一是1997年创纪录(227天)的黄河断流；二是1998年的长江大水灾；三是2000年波及北京等地的频繁的沙尘暴。专家指出了目前困扰中国环境的十大问题。1、大气污染问题2004年我国二氧化硫排放量为1995万吨，居世界第一位。据专家测算，要满足全国天气的环境容量要求，二氧化硫排放量要在现有基础上至少削减40%。此外，2004年中国烟尘排放量为1165万吨，工业粉尘的排放量为1092万吨。大气污染是中国目前面临的第一大环境问题。2、水环境污染问题中国七大水系的污染程度依次是：辽河、海河、淮河、黄河、松花江、珠江、长江，其中，42%的水质超过3类标准（不能做饮用水源），全国有36%的城市河段为劣质5类水质，丧失使用功能。大型淡水湖泊（水库）和城市湖泊水质普遍较差，75%以上的湖泊富营养化加剧，主要由氮、磷污染引起。3、垃圾处理问题中国全国工业固体废物年产生量达8.2亿吨，综合利用率约为46%。全国城市生活垃圾年产生量为1.4亿吨，达到无害化处理要求的不到10%。塑料包装物和农膜导致的白色污染已蔓延全国各地。（二）环境教育与环境问题的关系1、环境教育的发展历程环境教育的起源，一直可以追溯到19世纪末20世纪初的自然研究（NaturalStudy）。当时在学校开展自然研究的基本目的是教育学生通过亲身观察和参与，了解和评价自然环境。到20世纪上叶，人们认识到保护生态和自然环境的重要性，保护运动（Conservationmovement）在社会中形成，学校教育在自然研究的基础上引入了自然保护的教育内容，这就是环境教育的萌芽。（1）国外环境教育的发展历程1972年在瑞典首都斯德哥尔摩召开的“世界人类环境会议”是环境教育发展的一个里程碑。为了响应斯德哥尔摩会议的第96条建议，联合国教科文组织和联合国环境规划署于1975年颁布了国际环境教育计划（IEEP），其目的是在环境教育领域内，促进经验和信息的交流、研究和实验、人员培训、课程和相应教材的开发及国际合作。1975年，在前南斯拉夫的贝尔格莱德召开的国际环境教育会议，通过了《贝尔格莱德宪章：环境教育的全球纲领》。该宪章根据环境教育的性质和目标，指出环境教育是“进一步认识和关心经济、社会、政治和生态在城乡地区的相互依赖性；为每一个人提供获得保护环境的知识和价值观、态度、责任感和技能；创造个人、群体和整个社会行为的新模式。”此后，《贝尔格莱德宪章》成为世界各国制定环境教育纲要与章程的重要依据之一。而环境教育的普及对环境相关法律的立法、执法都可起到相当大的辅助作用。大力开展环境教育，使环境意识特别是环境保护法律意识深入人心，使人们认识到环境问题不仅是社会问题，更是可以涉及到每个人切身利益和法律责任、社会责任的问题，认识到环境问题和法律责任的关系，更好地使环境保护法律成为预防环境问题发生的利剑，这样可以达到依法治理环境和人们自觉保护环境的目的。二、中国环境教育立法的必要性和可行性（一）中国环境教育立法的必要性当一种社会关系需要用立法来调整，说明这种社会关系的重要性。中国环境教育专门立法是否必要，则完全取决于以下前提：（1）环境教育的重要性；（2）环境教育立法对社会经济发展的重要作用。五、结论21世纪是环境世纪，公众的环境意识通过环境教育来建立。根据我国人口多，地区经济水平差异大，公民受教育程度不一的现状，要使公众的环境保护意识提高到一个比较高的水平，实现社会——经济——环境的协调发展，尽早达到国家的可持续发展目标，构建和谐社会，通过立法机关制定完善的、具有可操作性的《环境教育法》不失为一个有效的方法。希望对促进我国环境教育法律体系的建立提供一些有益的参考。识和关心经济、社会、政治和生态在城乡地区的相互依赖性；为每一个人提供获得保护环境的知识和价值观、态度、责任感和技能；创造个人、群体和整个社会行为的新模式。”此后，《贝尔格莱德宪章》成为世界各国制定环境教育纲要与章程的重要依据之一。而环境教育的普及对环境相关法律的立法、执法都可起到相当大的辅助作用。大力开展环境教育，使环境意识特别是环境保护法律意识深入人心，使人们认识到环境问题不仅是社会问题，更是可以涉及到每个人切身利益和法律责任、社会责任的问题，认识到环境问题和法律责任的关系，更好地使环境保护法律成为预防环境问题发生的利剑，这样可以达到依法治理环境和人们自觉保护环境的目的。二、中国环境教育立法的必要性和可行性（一）中国环境教育立法的必要性当一种社会关系需要用立法来调整，说明这种社会关系的重要性。中国环境教育专门立法是否必要，则完全取决于以下前提：（1）环境教育的重要性；（2）环境教育立法我国环境教育法律体系的建立提供一些有益的参考。本科毕业论文格式要求一、论文的结构与要求毕业设计（论文）包括以下内容（按顺序）：本科论文包括封面、目录、标题、内容摘要、关键词、正文、注释、参考文献等部分。如果需要，可以在正文前加“引言”，在参考文献后加“后记”。论文一律要求打印，不得手写。1．目录目录应独立成页，包括论文中全部章、节和主要级次的标题和所在页码。2．论文标题论文标题应当简短、明确，有概括性。论文标题应能体现论文的核心内容、法学专业的特点。论文标题不得超过25个汉字，不得设置副标题，不得使用标点符号，可以分二行书写。论文标题用词必须规范，不得使用缩略语或外文缩写词（通用缩写除外，比如WTO等）。3．内容摘要内容摘要应扼要叙述论文的主要内容、特点，文字精练，是一篇具有独立性和完整性的短文，包括主要成果和结论性意见。摘要中不应使用公式、图表，不标注引用文献编号，并应避免将摘要撰写成目录式的内容介绍。内容摘要一般为200个汉字左右。4．关键词关键词是供检索用的主题词条，应采用能够覆盖论文主要内容的通用专业术语（参照相应的专业术语标准），一般列举3—— 5个，按照词条的外延层次从大到小排列，并应出现在内容摘要中。5．正文正文一般包括绪论（引论）、本论和结论等部分。正文字数本科不少于6000字，专科一般不少于5000字，正文必须从页首开始。*绪论（引论）全文的开始部分，不编写章节号。一般包括对写作目的、意义的说明，对所研究问题的认识并提出问题。*本论是全文的核心部分，应结构合理，层次清晰，重点突出，文字通顺简练。*结论是对主要成果的归纳，要突出创新点，以简练的文字对所做的主要工作进行评价。结论一般不超过500个汉字。正文一级及以下子标题格式如下：一、；（一）；1.；（1）；①。6．注释注释是对所创造的名词术语的解释或对引文出处的说明。注释采用脚注形式，用带圈数字表示序号，如注①、注②等，数量不少于10个，脚注少于10个的论文为不合格论文。7．参考文献参考文献是论文的不可缺少的组成部分,是作者在写作过程中使用过的文章、著作名录。参考文献应以近期发表或出版的与法学专业密切相关的学术著作和学术期刊文献为主，数量不少于6篇，参考文献少于6篇的论文成绩评定为不合格。产品说明、技术标准、未公开出版或发表的研究论文等不列为参考文献，有确需说明的可以在后记中予以说明。二、打印装订要求论文必须使用标准A4打印纸打印，一律左侧装订，并至少印制3份。页面上、下边距各2.5厘米，左右边距各2.2厘米，并按论文装订顺序要求如下：1．封面封面包括《广西广播电视大学关于毕业设计（论文）评审表》（封面、附录4）、《学生毕业设计（论文）评审表》（封2）、《广西广播电视大学关于毕业设计（论文）答辩申报表》（封3、附录5）。2．目录目录列至论文正文的三级及以上标题所在页码，内容打印要求与正文相同。目录页不设页码。3．内容摘要摘要标题按照正文一级子标题要求处理，摘要内容按照正文要求处理。4．关键词索引关键词与内容摘要同处一页，位于内容摘要之后，另起一行并以“关键词：”开头（采用黑体），后跟3~5个关键词（采用宋体），词间空1字，即两个字节，其他要求同正文。5．正文正文必须从内容提要页开始，并设置为第1页。页码在页末居中打印，其他要求同正文（如正文第5页格式为“―5―”）。论文标题为标准三号黑体字，居中，单倍行间距；论文一级子标题为标准四号黑体字，居中，20磅行间距；正文一律使用标准小四号宋体字，段落开头空两个字，行间距为固定值20磅；正文中的插图应与文字紧密配合，文图相符，内容正确，绘制规范。插图按章编号并置于插图的正下方，插图不命名，如第二章的第三个插图序号为“图2—3”，插图序号使用标准五号宋体字；正文中的插表不加左右边线。插表按章编号并置于插表的左上方，插表不命名，如第二章的第三个插表序号为“表2—3”，插表序号使用标准五号宋体字。6、参考文献按照GB7714—87《文后参考文献著录规则》规定的格式打印，内容打印要求与论文正文相同。参考文献从页首开始，格式如下：（1）著作图书文献序号作者《书名》，出版地：出版者，出版年份及版次（第一版省略）如：[4]劳凯声《教育法论》，南京：江苏教育出版社，2001（2）译著图书文献序号作者《书名》，出版地：出版者，出版年份及版次（第一版省略）（3）学术刊物文献序号作者《文章名》，《学术刊物名》，年卷（期）如：[5]周汉华《变法模式与中国立法法》，《中国社会科学》，2000（1）（4）学术会议文献序号作者《文章名》，编者名，会议名称，会议地址，年份，出版地，出版者，出版年（5）学位论文类参考文献序号作者《学位论文题目》，学校和学位论文级别，答辩年份（6）西文文献著录格式同中文，实词的首字母大写，其余小写。参考文献作者人数较多者只列前三名，中间用逗号分隔，多于三人的后面加“等”字（西文加“etc.”）。学术会议若出版论文集者，在会议名称后加“论文集”字样；未出版论文集者省去“出版者”、“出版年”项；会议地址与出版地相同的省略“出版地”，会议年份与出版年相同的省略“出版年”。三、毕业设计（论文）装袋要求毕业设计（论文）是专业教学的重要内容，必须规范管理，统一毕业设计（论文）材料装袋要求：1、论文稿本。经指导的提纲，一稿、二稿和装订好的正稿。2、过程记录表。包括指导教师指导记录表，学生毕业设计（论文）评审表（答辩过程记录表）等；3、相关材料。法专业要求的其他材料，如法学社会调查报告等。中国环境教育立法研究内容摘要摘要：目前，我国学术界对环境教育立法问题的研究还处于起步阶段，有关环境教育的法律规范也很不完善，影响和限制了我国环境教育的大力推行和良好普及，实质上是制约了我国解决环境问题的能力和可持续发展的进程。本文从环境问题的现状入手，阐释了环境教育立法的必要性和可行性，介绍了其他国家和地区的环境教育立法实践，在总结国内外先进经验的基础上，提出了对我国环境教育立法的构想。以期通过加强教育立法的途径，实现我国环境教育的普及，为改善解决我国环境问题的能力和可持续发展的进程创造条件。关键词：环境问题环境教育环境教育立法一、环境问题、环境教育与环境教育立法（一）环境问题马克思说：“人靠自然界生活，这就是说，自然界是为了不致死亡而必须不断与之交往。所谓人的肉体生活和精神生活同自然界相联系，也就等于说自然界同自身相联系，因为人是自然界的一部分。”生存与发展是人类社会最基本的主题。在人类与环境不断地相互影响和作用中，环境问题始终是伴随着人类的活动产生和发展的。不幸的是，在相当长的时期内，人类过分强调了作为自然主人的一面，夸大了人的主观能动性作用，忽视甚至忘却自然界的惩罚。环境问题并非始于今日，早在200年前的第一次工业革命时期就产生了环境问题。到了本世纪50年代，环境事件不断出现和加剧。到了70～80年代则出现了全球性的环境危机。目前全球人口正以每年9000万的速度增长，预计到21世纪中期，世界人口将达到100亿。人口无节制地增长，给地球的生态环境和有限的自然资源带来了沉重的压力。联合国列出了威胁人类生存的全球十大环境问题：全球气候变暖；臭氧层的损耗和破坏；酸雨蔓延；水资源危机；生物多样性减少；大气污染；有毒有害化学物质污染与危险废物越境转移；森林面积锐减；土地荒漠化；海洋污染。随着我国社会经济的迅速发展，环境保护与经济发展之间的矛盾日益凸显。20世纪最后几年有三件震撼国人的大事足以说明我国环境问题的严重性，已显示出环境破坏给人类带来的灾难性的报复。一是1997年创纪录(227天)的黄河断流；二是1998年的长江大水灾；三是2000年波及北京等地的频繁的沙尘暴。专家指出了目前困扰中国环境的十大问题。1、大气污染问题2004年我国二氧化硫排放量为1995万吨，居世界第一位。据专家测算，要满足全国天气的环境容量要求，二氧化硫排放量要在现有基础上至少削减40%。此外，2004年中国烟尘排放量为1165万吨，工业粉尘的排放量为1092万吨。大气污染是中国目前面临的第一大环境问题。2、水环境污染问题中国七大水系的污染程度依次是：辽河、海河、淮河、黄河、松花江、珠江、长江，其中，42%的水质超过3类标准（不能做饮用水源），全国有36%的城市河段为劣质5类水质，丧失使用功能。大型淡水湖泊（水库）和城市湖泊水质普遍较差，75%以上的湖泊富营养化加剧，主要由氮、磷污染引起。3、垃圾处理问题中国全国工业固体废物年产生量达8.2亿吨，综合利用率约为46%。全国城市生活垃圾年产生量为1.4亿吨，达到无害化处理要求的不到10%。塑料包装物和农膜导致的白色污染已蔓延全国各地。（二）环境教育与环境问题的关系1、环境教育的发展历程环境教育的起源，一直可以追溯到19世纪末20世纪初的自然研究（NaturalStudy）。当时在学校开展自然研究的基本目的是教育学生通过亲身观察和参与，了解和评价自然环境。到20世纪上叶，人们认识到保护生态和自然环境的重要性，保护运动（Conservationmovement）在社会中形成，学校教育在自然研究的基础上引入了自然保护的教育内容，这就是环境教育的萌芽。（1）国外环境教育的发展历程1972年在瑞典首都斯德哥尔摩召开的“世界人类环境会议”是环境教育发展的一个里程碑。为了响应斯德哥尔摩会议的第96条建议，联合国教科文组织和联合国环境规划署于1975年颁布了国际环境教育计划（IEEP），其目的是在环境教育领域内，促进经验和信息的交流、研究和实验、人员培训、课程和相应教材的开发及国际合作。1975年，在前南斯拉夫的贝尔格莱德召开的国际环境教育会议，通过了《贝尔格莱德宪章：环境教育的全球纲领》。该宪章根据环境教育的性质和目标，指出环境教育是“进一步认识和关心经济、社会、政治和生态在城乡地区的相互依赖性；为每一个人提供获得保护环境的知识和价值观、态度、责任感和技能；创造个人、群体和整个社会行为的新模式。”此后，《贝尔格莱德宪章》成为世界各国制定环境教育纲要与章程的重要依据之一。而环境教育的普及对环境相关法律的立法、执法都可起到相当大的辅助作用。大力开展环境教育，使环境意识特别是环境保护法律意识深入人心，使人们认识到环境问题不仅是社会问题，更是可以涉及到每个人切身利益和法律责任、社会责任的问题，认识到环境问题和法律责任的关系，更好地使环境保护法律成为预防环境问题发生的利剑，这样可以达到依法治理环境和人们自觉保护环境的目的。二、中国环境教育立法的必要性和可行性（一）中国环境教育立法的必要性当一种社会关系需要用立法来调整，说明这种社会关系的重要性。中国环境教育专门立法是否必要，则完全取决于以下前提：（1）环境教育的重要性；（2）环境教育立法对社会经济发展的重要作用。五、结论21世纪是环境世纪，公众的环境意识通过环境教育来建立。根据我国人口多，地区经济水平差异大，公民受教育程度不一的现状，要使公众的环境保护意识提高到一个比较高的水平，实现社会——经济——环境的协调发展，尽早达到国家的可持续发展目标，构建和谐社会，通过立法机关制定完善的、具有可操作性的《环境教育法》不失为一个有效的方法。希望对促进我国环境教育法律体系的建立提供一些有益的参考。识和关心经济、社会、政治和生态在城乡地区的相互依赖性；为每一个人提供获得保护环境的知识和价值观、态度、责任感和技能；创造个人、群体和整个社会行为的新模式。”此后，《贝尔格莱德宪章》成为世界各国制定环境教育纲要与章程的重要依据之一。而环境教育的普及对环境相关法律的立法、执法都可起到相当大的辅助作用。大力开展环境教育，使环境意识特别是环境保护法律意识深入人心，使人们认识到环境问题不仅是社会问题，更是可以涉及到每个人切身利益和法律责任、社会责任的问题，认识到环境问题和法律责任的关系，更好地使环境保护法律成为预防环境问题发生的利剑，这样可以达到依法治理环境和人们自觉保护环境的目的。二、中国环境教育立法的必要性和可行性（一）中国环境教育立法的必要性当一种社会关系需要用立法来调整，说明这种社会关系的重要性。中国环境教育专门立法是否必要，则完全取决于以下前提：（1）环境教育的重要性；（2）环境教育立法我国环境教育法律体系的建立提供一些有益的参考。目录摘要IAbstractII1绪论11.1研究问题背景和现状11.2研究目的及意义11.3设计内容及目标21.3.1研究内容21.3.2研究目标22系统设计方案32.1控制方案的选择32.2时钟电路的选择32.3校时控制电路的选择32.4显示电路的选择43系统电路总体设计53.1系统设计总体框图53.2电源供电电路设计53.2.1外围电路电源设计53.2.2芯片电源电路设计63.2.3电源滤波电路63.3FPGA芯片及其引脚73.4JTAG下载配置电路设计83.5时钟信号电路设计93.6复位电路93.7键盘电路设计103.8人机显示电路103.9整点报时电路设计114FPGA内部程序设计124.1分频器的程序设计124.2秒计数器程序设计13 4.3分计数器程序设计154.4小时计数器程序设计164.5日计数器程序设计164.6月计数器程序设计174.7年计数器程序设计184.8键盘控制程序设计194.9LCD1602程序设计204.10顶层文件设置及编译下载215总结225.1结论225.2设计中遇到的问题22参考文献23致谢24附录：25附录1最小系统及配置电路图25附录2系统外围电路图26附录3系统设计程序27附录4顶层原理图及引脚设置43 基于FPGA的数字时钟设计摘要利用FPGA器件设计数字电路，不仅可以将时钟的硬件电路和设计流程简化，而且可以减小本设计系统的前期成本与模块体积，提高了系统的稳定性，缩短设计周期。FPGA不仅可以实现简单的74系列的电路逻辑设计，而且可以作为具有高性能的CPU，来控制总系统运行。本设计采用EP1K10TC100-1芯片作为控制CPU，整个系统采用VHDL语言，50MHZ的晶振产生时钟脉冲，用VHDL语言设计分频器获得秒信号及其他时钟信号，经过计数器分别对年、月、日、时、分、秒的控制逻辑累加形成计数模块，并通过独立键盘对计数模块进行调整以达到调时间的目的，系统通过1602液晶显示输出。系统利用QuartusII软件进行程序软件的编译、仿真、引脚设置、总线接口及配置、下载来完成整个设计。关键词：数字时钟；FPGA；VHDL语言II DesignofDigitalClockBasedonFPGAAbstractUsingFPGAcomponenttodesigndigitalcircuitnotonlymaysimplifytheclockhardwarecircuitandthedesignprocess,moreovermayreducethisdesignsystem'scostandthevolumetoenhancesystem'sreliability.FPGAcannotonlyachievethe74seriescircuitlogic,andcanbeusedashigh-performanceCPUtocontrolthetotalsystemoperation.This design uses the EP1K10TC100-1 chip to control CPU. The overall system uses the VHDL language. The 50MHZ crystal oscillator produces the clock pulse. The VHDL language obtains a second signal and other clock signal .Design frequency divider passes through the counter separately to the year, the month, Japan, divides, the second control logic accumulation to form the counting module, and makes the adjustment through the independent keyboard to the counting module to achieve the goal of adjusting the time, and the system display output through 1602 liquid crystal. The system carries on the procedure software's translation, the simulation, the pin establishment, the bus interface and the disposition, downloading using the Quartus II software to complete the entire design.Keywords：digitalclock;FPGA;VHDLlanguageII 青岛农业大学机电工程学院本科毕业设计（论文）1绪论1.1研究问题背景和现状随着生活节奏的加快，我的生活、工作、学习都离不开时间这个概念。从开始机械式的钟表，到现在数字式时钟，时钟的发展并没有停下脚步。数字时钟的发展是伴随着数字电路的发展，传统的数字时钟主要由多个的数字集成电路（触发器和计数器）组成，开始只用作科研或者军事用途，改革开放之后，民用数字时钟才开始发展，广泛用于机场、汽车、火车站、医院等公共场合，主要是通过发光二级管作为数字时钟的显示器。由于需要的集成器件较多，当时的数字时钟的体积较大，而且逻辑性较差。后来可编程逻辑器件的出现简化了数字时钟的外围电路，降低了成本。随着LCD液晶显示器的出现，数字时钟的显示在部分场合取代了以往的数码管显示。传统的数字时钟发展这么多年，在部分场合依然应用，可见其有自己独特的地方。不需要软件控制，基本固定的电路原理图，技术含量要求较低，对于很多生产厂家来说，方便投产。但是，在比较精密的场合，不考虑成本的情况下，在功耗、稳定性上要求提高。由于传统数字时钟器件较多，电路功耗就会提高，芯片容易发热，导致整个电路的寿命降低。1.2研究目的及意义随着产品设计研发成本越来越高，设计周期要求越来越快，电子工程师不得不选择更加方便、快捷、高性能、低功耗的芯片来满足市场的需求，FPGA器件以绝对的优势脱颖而出。近年来绿色、环保、低功耗越来越得到大家的认可，然而应科技而生的电子垃圾、高功耗、低效率成了环保新病。因此如何通过降低功率损耗来减少电源系统的元件和电路板的面积，提高系统的可靠性，延长器件的寿命成为现在电子研发的首要考虑问题。可见，对用FPGA芯片系统的研究意义深远。FPGA进入到第三个阶段：向传统的ASIC领域大刀阔斧地进军，最新工艺铲平了FPGA和ASIC之间的鸿沟。[1]用FPGA设计数字时钟，利用其超大规模的集成逻辑电路，可以减少外围电路的元器件，从而减小整个系统的体积，很大的节约成本；FPGA芯片功耗低，减少了热量的产生，降低温结，提高了系统的可靠性，而且延长器件的使用寿，对系统有着非常大的促进作用。62 青岛农业大学机电工程学院本科毕业设计（论文）程序利用VHDL语言设计，VHDL支持硬件的设计、验证、综合和测试，以及硬件设计数据的交换、维护、修改和硬件的实现，具有描述能力强、生命周期长、支持大规模的分解和已有设计的再利用的特点。[2]采用了“自顶向下”（Top-Down）的全新设计方法，是设计师们摆脱了大量的辅助设计工作，而把精力集中于创造性的方案与概念构思上，用新的思路来发掘硬件设备的潜力，从而极大地提高了设计效率，缩短了产品的研制周期[3]1.3设计内容及目标1.3.1研究内容（1）硬件电路方案和总体设计（2）利用QuartusII完成系统分频、计数、按键控制、液晶显示的内部逻辑1.3.2研究目标（1）掌握并利用ProtelDXP搭建所需要的硬件电路。（2）在QuartusII软件上用Vhdl语言编写相关应用程序。（3）利用FPGA芯片完成数字时钟。62 青岛农业大学机电工程学院本科毕业设计（论文）2系统设计方案2.1控制方案的选择方案一：整个系统采用数字集成电路控制。采用555电路产生1HZ时钟脉冲，秒信号送给计数器，经过多级计数，然后将数据送给译码电路，最后通过数码管显示时间。由于本设计需显示年、月、日、时、分、秒，因此需要的计数器、译码器、数码管会比较多，从而会增加设计难度，系统的体积也会增大，稳定性变差，功耗较大。方案二：采用FPGA芯片作为控制芯片，用VHDL语言编程实现内部逻辑；将必要电路电路、下载电路、控制电路、显示电路、晶振等集成放在一块板子上，完成时间显示。集成器件大大的减少，硬件电路得到简化，从而减少了干扰，提高了稳定性，减小了功率损耗，延长了系统的寿命。比较以上方案，选择方案二。2.2时钟电路的选择方案一：采用555电路产生1HZ的秒信号作为时钟信号。但是由于FPGA芯片属于高速芯片，而且用555产生的秒信号不稳定，还会引起功耗增加的问题，所以不选此电路，但可作为备用时钟电路考虑。方案二：采用有源晶振产生高频率高质量的时钟脉冲，用VHDL语言设计分频电路，得到需要的秒信号时钟。有源晶振是无源晶振和逻辑电路的组合体，能够稳定的产生需要的时钟脉冲，而且可以通过VHDL语言进行分频，获得所需的时钟脉冲。综上所述，由于系统软件部分需要高精度的多个时钟脉冲，因此选择方案二。2.3校时控制电路的选择方案一：采用独立键盘接口方式，每个按键都过上拉电阻接到一个I/O口，每个按键就会独自占用一条I/O数据线，控制方便，编程简单，但是I/O的利用率会降低，因此适用于按键较少，简化程序的系统中。方案二：采用矩阵键盘的接口方式，如4*4矩阵键盘，仅需要8个I/O口，提高了I/O口的利用率，适用于按键较多、I/O不足的系统中，但是编程比较复杂，逻辑性较强。62 青岛农业大学机电工程学院本科毕业设计（论文）本设计仅需要7个按键，且由于FPGA芯片I/O较多，很多处于闲置状态，因此选择方案一。2.4显示电路的选择方案一：采用LED数码管显示时间。数码管方便，编程简单，数字显示较大，显示效果好，而且价格便宜。但是显示内容少，多字符显示时会增加数码管的数量，而且外围硬件电路较为繁琐复杂，增加了系统的体积和系统的功耗。方案二：采用1602液晶显示时间。显示两行32位字符，用户方便读写，内部CGRAM中已有较多字符，方便取用，外围电路简单，适用于显示内容较少，且对图像汉字没有太大要求的系统中。方案三：采用12864液晶显示时间。屏幕较大，可以显示多行，显示各种字符、汉字、图像等，用户很方便读写，外围电路也很简单，占用I/O口较少，节约系统资源。适用于显示内容较多的场合。本设计只需显示两行就可以，而且对汉字、图像没有要求，在充分考虑成本和系统资源的情况下，选择方案一。62 青岛农业大学机电工程学院本科毕业设计（论文）3系统电路总体设计3.1系统设计总体框图系统硬件主要为满足FPGA芯片工作的最小系统及其外围电路组成。FPGA芯片选用EP1K10TC100-1，最小系统包括晶振电路、下载电路、电源电路、复位电路组成；外围电路主要包括按键控制、液晶显示电路和电源指示电路等等基于人机界面设计的电路整个系统工作总体框图如下：FPGA电源模块分频模块时钟脉冲计数模块校时模块译码显示模块键盘模块LCD显示下载电路图3-1系统工作总体框图3.2电源供电电路设计3.2.1外围电路电源设计由于系统采用LCD1602液晶显示，通常使用5V直流电源作为工作电压，因此需要设计一个将市电转换到5V的降压整流电路。先将220V交流电经过变压器降压9V，然后整流，LM7805内部是三端稳压电源电路，可以将8V到25V的电源稳压到5V直流电源，最后经过电容多级滤波平滑输出波形。主体电路图如下：62 青岛农业大学机电工程学院本科毕业设计（论文）图3-25V直流电源设计3.2.2芯片电源电路设计FPGA芯片所需电压主要有核心电压和I/O口电压，另外还有辅助电压作为部分外围电路的控制电压。EP1K10TC100-1的核心电压为DC1.5V，I/O口电压为DC3.3V。考虑FLSH芯片擦写电流较大，5V转3.3V采用AMS1085-3.3稳压芯片，然后用AMS1085-1.5将3.3V稳压到1.5V的核心电压，由于1085系列芯片输出电流在10mA到3A区间范围内，可以满足电流要求。在5V输入侧加上稳压二极管增加电源系统的稳定性，芯片电源电路图如下：图3-3EP1K10TC100-1最小系统电源及电源接口电路3.2.3电源滤波电路为保证FPGA芯片能够正常工作，供电电源电压不允许有波动，尤其是核心电压。稳定的电源电压才能保证FPGA正常启动并能正常运行，因此需要在电源电路中加入滤波电路，以保证芯片有着稳定的输入电压，提高系统的稳定性，滤波电路图如下：62 青岛农业大学机电工程学院本科毕业设计（论文）图3-4电源滤波电路图主要针对FPGA芯片的3.3V和1.5V电源与地之间做了滤波的处理，相对于布线紧密的PCB来说，减小了线与线之间的信号干扰，提高了稳定性。3.3FPGA芯片及其引脚图3-5EP1K10TC100-1芯片及引脚系统采用EP1K10TC100-1作为核心控制芯片，芯片为贴片式的，有100个引脚。核心电源采用1.5V直流电源，I/O口电源采用3.3V电源。芯片及引脚图如图3-5。62 青岛农业大学机电工程学院本科毕业设计（论文）3.4JTAG下载配置电路设计JTAG是一种标准的国际测试协议，本系统的下载线路主要用于对FLSH存储器件EPCS1的在线编程，可以用于对FPGA的内部测试。在FPGA芯片上有四个关于JTAG下载电路的功能引脚，TMS、TDI、TDO、TCK分别为测试时钟输入、测试数据输入、测试数据输出、测试模式选择接口。电路图如下：图3-6下载配置电路模块FLSH电路的设置是将FLSH的地址线、数据线和控制线与FPGA的数据线、地址线和控制线相连接，将FPGA设置在EXTEST模式下，利用电脑的并口，将程序写入FLSH，并在烧写完程序后进行校验测试。为防止其他信号的干扰，电脑与JTAG下载线的尽量短，尽量少于15cm。此部分加入了下载指示灯LED1可以监控下载状态，当指示灯亮时表明正在进行信息传输，文件进行下载。还设置了RE按键，可以在不断电的情况下重新对FPGA进行配置。62 青岛农业大学机电工程学院本科毕业设计（论文）3.5时钟信号电路设计由于FPGA属于高速芯片，因此对输入时钟的频率及其稳定性都有较高的要求。本系统采用50MHZ的有源晶振作为时钟的产生电路，不需要内部处理器的振荡器，信号稳定。有源晶振有4只引脚，有点的为1脚，逆时针依次为2、3、4脚，引脚接法如图3-7。1脚悬空，2脚接地，3脚输出，4脚接3.3V电压。有源晶振不能直接接电源，需要做好电源的滤波，保证产生信号的质量，接法如下图使用一个电容和电感构成PI型滤波网络。在输出端用一个47Ω的电阻来过滤信号。图3-7系统时钟信号电路555电路作为系统的备用秒信号产生脉冲电路，当有源晶振电路出现故障，手动切换之备用电路。T＝tw1＋tw2，tw1＝0.7(R13＋R14)C5，tw2＝0.7R13C5，系统中选取R13为62KΩ，R14为20K，获得的周期为1.008S的秒信号。3.6复位电路系统采用简单地高电平进行复位，将电源通过电容与电阻串联后接地，RESET松开时，CLK为低电平，系统正常工作；RESET按下后电源直接通过电阻接地，CLK端为高电平，系统复位。复位电路图如下：62 青岛农业大学机电工程学院本科毕业设计（论文）图3-8复位电路设计3.7键盘电路设计在人机交互界面中，键盘模块作为输入模块作用重要。对于系统的时钟的复位，年、月、日、时、分、秒的校时控制就是通过键盘来实现的。由于FPGA的I/O口较多，而且控制按键又不很多，本系统采用独立键盘的作为输入控制电路，如图3-9所示。STW0到STW6分别接到芯片选好的I/O接口上。每按下一次STW0，时钟的分个位加1，满10进1，依次STW1、STW2、STW3、STW4分别为时、日、月、年的控制按键，STW5为秒信号的复位按键，每按下一次，秒复位为0，STW6为LCD1602液晶复位按键。图3-9独立键盘的设计电路3.8人机显示电路系统设计要显示年、月、日、时、分、秒，不需要其他的内容显示，因此选用LCD1602作为显示模块，可以显示实时时间，还可以看到现在正在更改设定的时间，使操作人性化。62 青岛农业大学机电工程学院本科毕业设计（论文）LCD1602带有基本的数字、24个英文字母的大小写及其部分字符，能够满足设计要求，显示两行，每行显示16个字符，设计第一行显示内容为“2012y6m10dZHAO”，第二行显示内容为“17:30:00FPGA”,共32个字符。引脚接线图如图3-10所示。LCD1602有16个引脚，1、2分别为电源地、电源，3引脚为对比度调节，电路中接入10K的电位器，来调节对比度。15、16分别为背光电源地、背光电源正极。6引脚为使能端，4引脚为数据/命令选择端，5引脚为读/写选择端。7到14为双向数据口，本设计采用并口工作方式对LCD1602进行读写控制。电源采用5V直流电源，功耗较低。图3-10LCD1602外围设计电路3.9整点报时电路设计系统采用有源蜂鸣器作为整点报时器件，整点时分，TOUT置为高电平，蜂鸣器发出“嘀--”的声音，经过延时30S后，TOUT置为低电平，蜂鸣器关闭。为减小芯片负载输出，利用5V电源通过三极管驱动蜂鸣器报时。设计电路图如下：图3-11整点报时电路设计62 青岛农业大学机电工程学院本科毕业设计（论文）4FPGA内部程序设计本设计采用顶层文件设计方法，设计顺序为自下而上的，利用顶层文件将各个子模块系统联系起来，方便随时调用。首先设计各个子模块，然后根据子模块的输入输出，设计出顶层文件，利用顶层文件将连接各个子模块，是各个模块组成一个整体，完成软件设计。EDA最大的优势就是能将所有设计环节纳入统一的自顶向下的设计方案中。[4]4.1分频器的程序设计系统时钟采用50MHZ时钟脉冲信号，经过25000000分频，然后取反，输出clk1HZ,得到秒信号；同理经过50000分频，取反，得到clk500HZ的信号。秒信号用来产生秒的时钟计数脉冲，作为计数器的初始脉冲，500HZ信号用作键盘控制模块的按键消抖和LCD显示模块的时钟信号。[5]1HZ分频器的程序设计流程图如下：Ncount=0clk1hz=notclk1hzcount=count+1输入50MHZ脉冲count=0clk1hz=0count=24999999输出clk1hz1HZ分频结束Y分频开始图4-11HZ时钟信号设计流程图62 青岛农业大学机电工程学院本科毕业设计（论文）500HZ分频器程序框图和1HZ原理相同，只是将判断语句换成count=49999。利用QuartusII软件进行对程序进行编译，编译成功后生成原理图，以方便在顶层文件中取用。软件成功编译显示示例图如下：图4-2程序编译成功分频器有一个输入，两个输出，原理图如下：图4-3分频器原理图原理图绘制成功后对分频器进行功能仿真，clk50MHZ输入50MHZ的时钟信号，由于需要观察秒信号，需设置endtime为2s，观察2个周期的秒信号，测试仿真结果，根据程序设计观察时序结果，功能仿真如图4-4、4-5所示。根据仿真结果可以看出，高电平结束为一个周期的结束，clk1HZ的周期刚好为1s，clk500HZ的周期为2ms。图4-41HZ功能仿真结果图4-5500HZ功能仿真结果4.2秒计数器程序设计由分频器得到的秒信号送给秒时钟计数器，输出分进位信号和秒显示的BCD码信号，秒计数器原理图如下：62 青岛农业大学机电工程学院本科毕业设计（论文）图4-6秒计数器原理图原理图中，clk1HZ为分频器输出的1HZ的时钟脉冲；secset为键盘SWT5按下的秒复位输入信号，高电平有效；min_set为键盘SWT0按下时的分个位加一输入信号。enmin为分钟进位信号，作为下一级的分计数器的输入信号；sout[6..0]的高3位为秒信号的十位输出信号，低4位为秒信号个位输出信号。秒信号计数器主要是将输入秒信号分别作10进制和6进制计数。程序设计框图如下：秒计数开始输入1HZ脉冲secset，min_setcount=”0000000”secset=1count[3..0]=”1001”count=count+1sout[6..0]=count[6..0]count[6..4]=”101”count=count+7enmin=1;输出sout[6..0]计数结束NYYNNYmin_set=1YN图4-7秒计数器程序设计流程图62 青岛农业大学机电工程学院本科毕业设计（论文）由设计程序流程图可知，当secset=1时，sout[6..0]=”0000000”,秒显示“00”；当count[3..0]=”1001”计数器向十位进1，否则count=count+1；当count[6..4]=”101”时，count清零，minset=1，发出分时钟信号，否则count=count+7，即十位进1。秒计数器功能仿真波形如图4-8所示。由于需要观察60s后向分进位时序波形，设置endtime为100s，输入clk1HZ为1s时钟信号，假设secset和min_set均为0的情况下，测试仿真情况。由仿真波形可知，60s时，enmin置1，维持1s后再回到低电平；当59s时，sout[6..0]=”1011001”,将高3位与低4位分别转换成对应的秒信号的十位与个位的十进制为刚好是59。图4-8秒计数器功能仿真波形4.3分计数器程序设计由于分钟也是60进制，因此本设计的分钟计数器同秒计数器的原理相同，只是将输入和输出稍作修改，原理图如下：图4-9分计数器原理图enmin为秒信号产生的分钟进位脉冲，周期为1min；clk1HZ为秒信号脉冲，用作信号脉冲调制；hour_set为键盘的SWT1，即小时的输入控制信号；enhour为小时进位脉冲输出；minout[6..0]为分钟显示的二进制数，同sout[6..0]相同,高3位为十位，低4位为个位；spk为整点报时信号，当计数器向时计数器进位时说明整点，给spk高电平，蜂鸣器响。程序设计流程图参考秒计数器程序设计流程图，仿真波形图如下：62 青岛农业大学机电工程学院本科毕业设计（论文）图4-10分计数器仿真波形由于QuartusII软件仿真最大时间为s，设定enmin周期1s时钟脉冲，来假定分钟信号enmin=1min，clk1HZ依次为0.1s，设置endtime为100s。60s时，enhour=1，表示产生小时信号，观察59s时的minout[6..0]波形,minout[6..0]=1011001，正好为59.4.4小时计数器程序设计小时计数器的设计主要是利用十六进制的高二位与低四位设计的，设计原理同秒计数器。Enhour为时进位时钟信号；clk1HZ为1HZ的时钟脉冲，day_set为键盘控制日进位设置，每来一个脉冲enday加1则向日计数器输入一个进位脉冲，表示日加一；hout[5..0]控制时显示的BCD码。设计原理图如下：图4-20时计数器原理图4.5日计数器程序设计日计数器总体思路与秒计数器一致。但是考虑到一年中的不同月份的的天数长短不一样，而且闰年与平年的二月份的天数又不相同，因此日计数器需要由年、月来共同决定日的长短。通过sel[2..0]对日的长短时间控制，如表4-1所示。Sel[0]为年的输出控制量，0表示闰年，1表示平年；sel[1]为月的输出控制量，0表示1、2、3、5、7、8、10、12月份（每月有31天），1表示其他月份，包括二月和其他30的月份；sel[2]月的输出控制中的二月，1表示2月，0为其他月份。62 青岛农业大学机电工程学院本科毕业设计（论文）表4-1日长短逻辑控制表日年sel[0]月sel[1]二月sel[2] ——00031100——010301102900128101——011——111日计数器模块原理图如图4-21所示，生成day例化元件，方便在顶层文件中取用，用以整体原理图的设计。输入取自上一层的例化元件，输出给下一级的例化元件。图4-21日计数器原理图程序设计需要首先利用sel[2..0]对日长短的设置，然后设计原理同其他计数器，高2位控制日的十位，低四位控制日的个位。原理图中sel[0]来自年计数模块输入，sel[2..1]由月计数模块输入。4.6月计数器程序设计由于阳历的月份固定，每年只有12个月，月计数器设计比较简单，即为12进制的计数器，程序设计原理图如图4-22所示。但是需要用月来设置日的长短，因此在程序中加入另一个进程，用case语句来判断月份的具体值，以此来给sel赋值，然后输出sel的值来作为日长短的设置信号。图4-22月计数器程序原理图其仿真波形图如图4-23所示，mout高一位控制月的十位，即0和1，低四位控制个位，0到9；62 青岛农业大学机电工程学院本科毕业设计（论文）sel[2]和sel[1]为设置日输出信号。从仿真波形可以看出，输出时序逻辑正确，但是出现了竞争冒险现象，经分析sel[1]的尖峰脉冲不会影响程序运行，因此可以忽略不考虑。图4-23月计数器仿真波形4.7年计数器程序设计年计数器的范围从2000到2099，前面的20都没有变化，因此只要设计出00到99的计数器就可实现年的计数器的设计。由于闰年时二月天数需要其控制，因此需要选出其中的闰年，输出信号给日计数器。闰年表见表4-2，通过表可以发现以下规律：当十位是偶数，转化成BCD码为XXX0,且个位是0、4、8，转化成BCD码为XX00,或者十位是基数，转化成BCD码为XXX1，且个位是2、6，转化成BCD码为XX10时，当年是闰年，否则是平年。表4-2闰年表00040812162024283236404448525660646872768084889296设计原理图如图如图4-24所示，sel为闰年输出脉冲，用以设置日计数器的长短。图4-24年计数器原理图62 青岛农业大学机电工程学院本科毕业设计（论文）4.8键盘控制程序设计本设计对I/O口的要求不是很高，而且FPGA芯片有丰富的I/O接口，因此采用独立键盘设计，简化设计程序。键盘需要随时扫描，因此用50MHZ脉冲作为键盘的扫描信号，用500HZ的脉冲做按键消抖处理，key[6..0]为键盘按下的输入信号，keyout[6..0]为键盘输出信号，分别送给年、月、日、时、分、秒计数器。设计原理图如下：图4-25键盘设计原理图键盘扫描程序设计流程框图如图4-26所示，由于按下键盘和松开键盘时会出现抖动现象，为避免系统程序动作错误，出现误动作，需要进行按键消抖处理。消抖采用500hz的信号，如果经过消抖后仍然有按键信号，别表示键盘按下，将键盘信号给出赋值。根据键盘结构的不同，采用不同的编码方法，但无论有无编码以及采用什么样的编码，最后都要转换成为相应的键值，以实现按键功能程序的转移。[6]Keyout=key输入50MHZ脉冲输入500HZ脉冲采集按键信号key按键消抖有键按下输出keyout键扫结束Y键扫开始N图4-26键盘扫描程序流程图62 青岛农业大学机电工程学院本科毕业设计（论文）4.9LCD1602程序设计本设计采用LCD1602作为显示部分，其引脚定义如下表：表4-31602引脚功能表引脚号引脚名电平输入/输出作用1Vss————电源地2Vcc————电源（+5V）3Vee————对比调整电压4RS0/1输入0=输入指令1=输入数据5R/W0/1输入0=向LCD写指令或数据1=从LCD读取信息6E1,1→0输入使能信号，1时读取信息，1→0（下降沿）执行命令7DB00/1输入/输出数据总线Line0（最低位）8DB10/1输入/输出数据总线Line19DB20/1输入/输出数据总线Line210DB30/1输入/输出数据总线Line311DB40/1输入/输出数据总线Line412DB50/1输入/输出数据总线Line513DB60/1输入/输出数据总线Line614DB70/1输入/输出数据总线Line715A+Vcc——LCD背光电源正极16K接地——LCD背光电源负极首先将各个计数器产生的BCD码数值转换成ASCII码，然后将显示数值放入1602中去。设计一个子程序，进行码制转换，得到需要的ASCII码。当RW=0，RS=0时，向1602输入指令，包括清屏指令、光标移位指令、进入模式设置指令、显示开关设置指令、功能设置指令、CGRAM指令、DDRAM指令等等，控制1602工作状态；当RW=0，RS=1时，向1602输入数据，输出显示内容。先假定输入固定时钟，测试仿真结果，以观察时序逻辑。程序原理图如图4-27所示，程序中编译1602用用的是500hz的时钟脉冲，sin1，minin1，hin1，din1，monin1，yin1分别为要显示时间的BCD码，rs、rw、en为1602的控制信号端，lcd_data为1602的数据输入端。62 青岛农业大学机电工程学院本科毕业设计（论文）图4-271602程序原理图4.10顶层文件设置及编译下载演示顶层文件采用原理图编译的方法，将所有的模块加载到顶层文件中来，生成.bsf文件。然后新建原理图top文件，生成.bdf文件，将所有模块的原理图放到top文件中来，连接后生成顶层文件，进行引脚设置。然后进行编译一遍，生成.sof文件，选用JTAG的下载方式，进行在线编译调试，顶层原理图及引脚设置见附录4。采用JTAG下载方式，只能在线编译，程序下载后，时钟显示全部为0，通过键盘对时间进行调时，显示正常时间，实物显示如图4-28.图4-28数字时钟显示62 青岛农业大学机电工程学院本科毕业设计（论文）5总结5.1结论本文以FPGA的数字时钟为选题依据，通过VHDL语言编程，利用QurartusII设计软件完成仿真测试。设计分别由分频模块，年、月、日、时、分、秒计数器，键盘控制模块，译码器，LCD1602液晶模块五部分组成。利用QurartusII设计软件自顶向下依次完成各个模块的设计及其仿真，最后利用顶层文件将各个模块连接起来，逐步实现数字时钟的设计、综合、仿真，最终实现数字时钟整个系统的设计，能够用1602正常显示所要内容，通过键盘正常调时、计数。5.2设计中遇到的问题（1）在设计分频器过程中，在程序设计成功的前提下，进行功能仿真，设置输入脉冲后没有仿真结果，经过查阅资料及老师的讲解，合理设置endtime的时间及其周期，完成了仿真测试。（2）月计数器设计中，由于输入的时钟脉冲存在“竞争”现象，在仿真结果的分析的时候，出现了尖峰脉冲。经过分析，月计数器的时间较长，而很短时间的尖峰脉冲不会影响设计输出。（3）在日计数器的设计中，由于不同月份及闰年中二月的天数不同，因此，需要充分分析逻辑设计，是年、月的输出控制设置日的长短。（4）在设计LCD1602模块中，功能仿真波形正常出现，然而硬件电路没有响应，因此先用数码管进行程序逻辑演示，以得到准确的时钟脉冲。经过LCD1602的时序调试，在时钟脉冲准确的情况下显示内容正确。62 青岛农业大学机电工程学院本科毕业设计（论文）参考文献[1]王莹.FPGA是金融海啸的一颗救命草[J].电子产品世界，2009[2]万春迎.基于VHDL的数字时钟设计[A].科技信息，2008(27)：72[3]刘竹林，李晶骅.用VHDL实现数字时钟的设计[A].山西电子技术，2008(1):47-54[4]潘松,黄继业.EDA技术实用教程[M].北京：科学出版社，2006:10-11[5]李雪梅.基于FPGA的分频器设计研究[A].教育科研，2008(4)[6]王紫婷，吴蓉，张彩珍.EDA技术与应用[M].兰州：兰州大学出版社，2003[6](英)渥伦斯基.DigitalSystemDesignwithVHDL，SecondEdition.[M]工业出版社，2004[7]郑友泉.现场可编程门阵列第一讲现场可编程门阵列FPGA概述[J].世界电子元器件，2005[8]崔葛.基于FPGA的数字电路系统设计[D].西安：西安电子科技大学出版社，2008[9]刘韬，楼兴华.FPGA数字电子系统设计与开发实例导航[M].北京：人民邮电出版社，2005[10]（英）JoneWulenskl.VHDLDigtalSystemDesign［M］.电子工业出版社，2004[11]乐怡.数字电路与数字电子技术[M].西安：西北工业大学出版社，2003[12]黄任.VHDL入门·解惑·经典实例·经验总结[M].北京：北京航天航空大学出版社，2005[13]樊国梁.VHDL语言设计数字电路[J].国外电子测量技术，2005（2）[14]刘丽华.专用集成电路设计方法[M].北京：北京邮电大学出版社，200062 青岛农业大学机电工程学院本科毕业设计（论文）致谢经过这一学期的学习和努力，我的毕业论文《基于FPGA的数字时钟设计》终于完成了。这是对我四年大学学习一个总结，是四年来对专业知识、理论实践、动手能力的的完美的结合与升级。在论文设计阶段，我的理论学习和设计经验都有很大提升，这与各位老师、同学以及通过网络给我意见的网友的关心和支持是分不开的。在这里感谢我的指导老师赵艳华老师的悉心指导，从开始选题到最后的设计完成都有老师的指导身影。在设计开始初期，赵老师为我的设计指明了方向及思路，让我在很短的时间就能理清设计整体框架及思路；设计过程中，遇到的各种问题，赵老师总能提出可行性的意见和建议，较多的专业性的问题，都是在赵老师的指导下解决的，使我的专业知识得到进一步的提升；在论文格式修改过程中，赵老师不厌其烦的帮我检查论文格式，以达到论文格式的要求。在赵老师的指导和关怀下，我的专业知识有了很大进步，学会了解决问题的方法，为以后的工作和学习有很大的帮助，再次向赵老师表示我的谢意。感谢四年来所有教导我的老师，是你们让我的大学学习生活过的丰富多彩。感谢学院及学校的领导，为我提供了良好的学习环境。感谢大学同学，以及在我遇到困难的时候，向我提供解决方法及思路的各位网友。是你们呢让我的学习和设计变得丰富。62 青岛农业大学机电工程学院本科毕业设计（论文）附录：附录1最小系统及配置电路图62 青岛农业大学机电工程学院本科毕业设计（论文）附录2系统外围电路图62 青岛农业大学机电工程学院本科毕业设计（论文）附录3系统设计程序分频器设计程序：libraryieee;useieee.std_logic_1164.all;useIEEE.STD_LOGIC_ARITH.ALL;useieee.std_logic_unsigned.all;entityfenpinisport(clk50MHZ:instd_logic;--50MHZclk1HZ:outstd_logic;--1HZclK500HZ:outstd_logic);--500HZend;architectureartoffenpinissignala1:std_logic;signala2:std_logic;beginclk1HZ<=a1;clK500HZ<=a2;process(clk50MHZ)variablen1:integerrange0to24999999;beginifrising_edge(clk50MHZ)thenifn1<24999999thenn1:=n1+1;elsen1:=0;a1<=nota1;endif;endif;endprocess;process(clk50MHZ)62 青岛农业大学机电工程学院本科毕业设计（论文）variablen2:integerrange0to49999;beginifrising_edge(clk50MHZ)thenifn2<49999thenn2:=n2+1;elsen2:=0;a2<=nota2;endif;endif;endprocess;end;秒计数器设计程序：libraryieee;useieee.std_logic_1164.all;useieee.std_logic_unsigned.all;entitysecisport(clk1HZ,secset,min_set:instd_logic;--clkis1HZ,resetisthesignalofthesecondreset,--min_setismin+1enmin:outstd_logic;--分时钟信号脉冲，由秒计数器产生并送给分计数器；sout:outstd_logic_vector(6downto0));秒信号十位、个位的实时BCD码；endentity;architecturebehaveofsecissignalcount:std_logic_vector(6downto0);signalenmin1,enmin2:std_logic;beginsout<=count;enmin2<=(min_setandclk1HZ);--分设置按键按下时的脉冲，用来作分时钟脉冲enmin<=(enmin1orenmin2);process(clk1HZ,secset,min_set)begin62 青岛农业大学机电工程学院本科毕业设计（论文）ifsecset='1'thencount<="0000000";elsif(clk1HZ'eventandclk1HZ='1')thenifcount(3downto0)="1001"thenifcount(6downto4)="101"thenenmin1<='1';count<="0000000";elsecount<=count+7;endif;elsecount<=count+1;enmin1<='0';endif;endif;endprocess;end;分计数器设计程序：libraryieee;useieee.std_logic_1164.all;useieee.std_logic_unsigned.all;entityminisport(enmin,clk1HZ,hour_set:instd_logic;enhour:outstd_logic;minout:outstd_logic_vector(6downto0));endentity;architecturebehaveofminissignalcount:std_logic_vector(6downto0);signalenhour1,enhour2:std_logic;beginminout<=count;62 青岛农业大学机电工程学院本科毕业设计（论文）enhour2<=(hour_setandclk1HZ);enhour<=(enhour1orenhour2);process(enmin)beginif(enmin'eventandenmin='1')thenif(count(3downto0)="1001")thenifcount(6downto4)="101"thenenhour1<='1';count<="0000000";elsecount<=count+7;endif;elsecount<=count+1;enhour1<='0';endif;endif;endprocess;end;时计数器设计程序：libraryieee;useieee.std_logic_1164.all;useieee.std_logic_unsigned.all;entityhourisport(enhour,clk1HZ,day_set:instd_logic;hout:outstd_logic_vector(5downto0);enday:outstd_logic);endentityhour;architecturebehaveofhouris62 青岛农业大学机电工程学院本科毕业设计（论文）signalenday1,enday2:std_logic;signalcount:std_logic_vector(5downto0);beginhout<=count;enday2<=(day_setandclk1HZ);enday<=(enday1orenday2);process(enhour)beginif(enhour'eventandenhour='1')thenif(count(3downto0)="1001")thenif(count<16#23#)thencount<=count+7;elsecount<="000000";endif;elsif(count<16#23#)thencount<=count+1;enday1<='0';elsecount<="000000";enday1<='1';endif;endif;endprocess;end;日计数器设计程序：libraryieee;useieee.std_logic_1164.all;useieee.std_logic_unsigned.all;entitydayisport(enday,clk1HZ,month_set:instd_logic;enmonth:outstd_logic;62 青岛农业大学机电工程学院本科毕业设计（论文）sel:instd_logic_vector(2downto0);dout:outstd_logic_vector(5downto0));endentity;architecturebehaveofdayissignalsr0:std_logic_vector(3downto0);signalsr1:std_logic_vector(1downto0);signalcount:std_logic_vector(5downto0);signalenmonth1,enmonth2:std_logic;begindout<=count;enmonth2<=(month_setandclk1HZ);enmonth<=(enmonth1orenmonth2);process(sel)beginifsel="001"thensr0<="0001";sr1<="11";endif;ifsel="011"thensr0<="0000";sr1<="11";endif;ifsel="100"thensr0<="1001";sr1<="10";endif;ifsel="101"thensr0<="1000";sr1<="10";endif;endprocess;process(enday,clk1HZ)beginifenday'eventandenday='1'then62 青岛农业大学机电工程学院本科毕业设计（论文）ifcount(3downto0)="1001"then--ifabitis9;if(count(5downto4)
此文档下载收益归作者所有
