课程设计（论文）-基于fpga的雷达中心控制器的设计

《课程设计（论文）-基于fpga的雷达中心控制器的设计》由会员上传分享，免费在线阅读，更多相关内容在学术论文-天天文库。

1、基于FPGA的雷达中心控制器的设计摘要：对于现代雷达对数据处理和实时监控方面的要求越来越高，所以对计算机的要求越来越高，故此有必要在雷达和计算机之间加一个实时控制器。对计算机的要求越来越高的方面主要有两个：一是雷达的周期越来越短，二是对雷达探测的实时监控。这两个方面使得计算机的要求越来越高，计算机的压力配置可能达不到数据处理的要求，即使达到成本也很高，故加中心控制器。其研究目的为了解决雷达与计算机之间的数据处理问题，在计算机与雷达之间加一个雷达中心控制器，实现数据的快速处理及实时监控。实验方法是利用FPGA的VHDL编程的方法，实现对雷达中心控制器的设计及实现。该实验是

2、对两路模拟数据进行一系列的处理，首先是FIR滤波，再数据暂存及DSP链路口通信，最终输出相应的数据。由于FIR滤波对输入不同的数据输出相应的数据，结果也要按输入而论。结论：实现对数据的快速处理及对雷达单元及波形产生器的控制，完成雷达中心控制器的设计。其中主要涉及的主要任务有：中心控制器的方案设计；数据预处理模块、DSP链路口通信模块的VHDL的编程和设计;中心控制器硬件电路的调试和测试.实现的主要任务:对不同的雷达单元发送不同的指令，完成相应的任务；雷达在特定的时间完成相应的任务；操作人员对雷达系统发送指令，并使其响应。基本满足以上的符合雷达系统的设计要求，同时测试也要

3、达到相应的设计指标。关键字：FIR滤波，中心控制器，DSP链路口14目录引言:11中心控制器的设计21.1总体设计21.2总体设计的分小模块22FIFO数据缓存与A/D转换器32.1FIFO数据缓存的原理及设计33FIR滤波器53.1FIR滤波器的原理53.2FIR滤波器的实现63.2.1原理图法设计FIR滤波器63.2.2编程法设计FIR滤波器64DSP链路口通信与雷达单元模块和波形产生器94.1DSP链路口通信的原理及实现94.2雷达单元模块和波形产生器124.2.1雷达单元模块和波形产生器的原理125参考文献14参考文献146致谢15致谢1514引言:国内外对雷达

4、中心控制器这方面的研究还相对较少，这方面的相关的文章也相对较少，对此很有研究的价值。传统雷达的中心控制器与数据处理设备一起，都由通用计算机实现。通用计算机与雷达系统各个单元硬件(信号处理器、波形产生器等)和其它外部设备(如键盘、鼠标、显示器等)通过通用接口相连，它们之间要通过缓存器和数据总线。雷达操作人员工作通用计算机直接给雷达系统各单元发送指令，对雷达的工作状态进行控制。现代雷达中，随着近距离精跟踪和目标截获的需要，雷达的工作周期越来越短，周期内要处理的数据流量越来越大，这对于既要进行大量数据的实时处理，又要进行雷达工作的实时控制的计算机来讲是很困难的。此外由于多种设

5、备协调工作，雷达系统的时间校准也是必不可少的，对于处理时间己经十分紧张的数据处理计算机来说，更增加了很大负担。因此非常有必要在数据处理计算机和雷达各分系统之间设计一个可实现雷达实时控制的系统。目前雷达中心控制器的设计有使用单片机、DSP及数电模电等元件构成的，但是用FPGA设计相对而言，系统的可靠性更高、功耗更低，更重要的应用FPGA可设计出专用的雷达中心控制器芯片，具有自主知识产权。其中关于FPGA的发展也是很快速，其主要的优点决定了其发展前途,主要优点有FPGA不仅可以解决电子系统小型化、低功耗、可靠性高等问题，而且其开发周期短、开发软件投入少、芯片价格不断降低，促

6、使FPGA越来越多地取代了ASIC的市场，特别是对小批量、多品种的产品需求，使FPGA成为首选。所以选择FPGA是比较好的选择。主要工作有如下几个方面：1)根据项目的要求要对时序的严格要求，完成中心控制器的方案设计；2)数据预处理模块、DSP链路口通信模块的VHDL的编程和设计3中心控制器硬件电路的调试和测试;4)中心控制器联合调试与测试141中心控制器的设计1.1总体设计中心控制器的设计：对中心控制器进行总体设计，画出相应的框图，见图1。I路模拟信号Q路模拟信号FIR滤波器数据存储DSP链路口A/D转化器时钟模块雷达单元波形产生器中心控制时间基准显示界面显示界面缓冲器

7、采样时间采样频率复位电路电源图1.1中心控制器的实现结构1.2总体设计的分小模块其中中心控制器主要分几大模块设计：A/D转换器：对I/Q两路信号进行数字化处理，本来I/Q两路信号是两路差拍模拟信号，输入差拍信号的最高频率为0.6MHz，数据采样率则为总体系统设计规定的2MHz。要用到的是AD9059是8位单片双通道模数转换器；FIR滤波：对两路8位数字信号进行滤波；数据缓冲：对滤波后的两路信号进行缓存，采用FIFO存储器来实现，再送给DSP链路口；14链路口数据发送：缓存的数据进入DSP，完成与DSP的通信，同时要满足通信的速度方面的数据