实验计译显及数字钟电路冬

实验计译显及数字钟电路冬

ID:18658944

大小:399.01 KB

页数:20页

时间:2018-09-20

实验计译显及数字钟电路冬_第1页
实验计译显及数字钟电路冬_第2页
实验计译显及数字钟电路冬_第3页
实验计译显及数字钟电路冬_第4页
实验计译显及数字钟电路冬_第5页
资源描述:

《实验计译显及数字钟电路冬》由会员上传分享,免费在线阅读,更多相关内容在教育资源-天天文库

1、实验十八MSI译码显示电路 实验二十一集成计数器应用实验目的掌握集成计数器的逻辑功能及使用方法;掌握计数、译码、显示电路的一般设计方法;熟练用示波器测试计数器输出波形的方法;掌握数字钟基本功能电路的设计与调试方法;为用ISP器件仿真设计学习做基础准备。4位二进制同步加计数器表5.21.4计数器161功能表CC40161(74LS161)的逻辑功能清零使能数据输入置数进位置数ET=CTT&CTP高电平有效CO=Q3&Q2&Q1&Q0ETCP操作状态0xxx清除10x预置110保持111计数教材p161面计数器161的时序波形图*同步预置与CP同步,与ET无关构成任意进制计数器的方法利用同步

2、预置置零利用异步清零优点:清零可靠输出没有毛刺!以0-9十进制为例构成多位计数器的级联方法串行进位(异步)优点:简单;缺点:相对较慢,易出现毛刺(竞争冒险)!六十进制计数器(0-59)六十进制计数器并行进位(同步)-推荐多用优点:速度较快,稳定可靠;缺点:较复杂!构成多位计数器的级联方法2**图中红线很重要,因为同步预置与CP同步,与ET无关。特别说明单片计数,推荐同步预置方式,不过有时可能预置和清零都要用上,请自行斟酌。串行级联相对较简单,但出现意料之外同步问题的几率较大。较简单的多级计数电路多采用并行级联。而对于复杂多级计数器电路,一般时序关系紧密的单元电路间多采用单时钟并行级联构成模块

3、,模块间则根据总体时序关系选择全并行或全串行级联;但不要串并行混乱夹杂。实际设计中,复杂计数电路都是先仿真,依据仿真结果确定电路形式,然后做硬件;再根据硬件实际运行情况调整设计或对暂态毛刺做滤波处理,确保暂态不会造成后级误动作。LightEmittingDiode(LED)Readout共阴七段显示器教材p137面实验十八七段显示译码器CC4511管脚定义TopView7段数码管定义表5.18.1CC4511功能表灯测试灭灯锁存4511不显9以上数据。实验箱上的74XX显示:Q3Q0Q1Q2BCD-to-7SegmentLatch/Decoder/Driver4511标准译码显示电路Q

4、3Q2Q1Q0公共限流电阻-200W会亮些实验内容和要求设计并组装六十进制计数、译码、显示电路。现场验收—演示功能,CP为3HzTTL-OUT;记录波形:CP为1kHz正方波,观测并记录六进制计数器(即十位)输出Q0、Q1、Q2的波形,波形图应能正确展示它们的时序关系。*观测波形的方法?-上次讲的触发设置不要忘光了单人必作任务:计小时为00~23;计分钟为00~59;校时-可快速计时;选做任务:定时分提醒。双人联合必作:计时、分、秒,对时分快速校时,定时分秒提醒;选做任务:仿电台报时。自行设计小时计数级联控制部分:00~09~10~19~20-21-22-23-00-设计关键之一。谨慎处理同步

5、异步级联设计,若异步暂态能从显示电路上看到就不符合要求!!完成后申请检查;检查通过后电路会立即拆掉。延伸实验-简易数字钟MSI硬件设计简易数字钟硬件设计单人要求外信号发生器简易定时提醒:7时54分亮灯-数码管上小数点,持续6分钟。时时时分分分选做简易数字钟双人联合要求简易定时提醒:xx时xx分00亮灯,持续1分钟选做内容简易仿电台报时功能:在59分51秒、53秒、55秒、57秒、59秒时各发出一次高电平信号,持续1秒钟,点亮发光二极管(数码管小数点),结束时刻即为整点。必做内容注意布局和共地共电源问题书面报告:规范画出数字钟整体电路原理图,标明芯片引脚号。描述电路模块级工作原理。p145面思考

6、题1;p168面思考题1,2。本实验具体电路可以参考(也只供参考):罗杰谢自美《电子线路设计.实验.测试》第7章7.4节16参考设计思路图校时电路的设计当数字钟接通电源或者计时出现误差时,需要校正时间(或称校时)校时是数字钟应具备的基本功能。一般电子手表都具有时、分、秒等校时功能为使电路简单,这里只进行分和小时的校时对校时电路的要求是在小时校正时不影响分和秒的正常计数在分校正时不影响秒和小时的正常计数校时方式有“快校时”和“慢校时”两种“快校时”是,通过开关控制,使计数器对1Hz的校时脉冲计数“慢校时”是用手动产生单脉冲作校时脉冲S1为校“分”用的控制开关S2为校“时”用的控制开关校时脉冲采用

7、分频器输出的1Hz脉冲当S1或S2分别为“0”时可进行“快校时”如果校时脉冲由单次脉冲产生器提供,则可以进行“慢校时”需要注意的是,校时电路是由与非门构成的组合逻辑电路,开关S1或S2为“0”或“1”时,可能会产生抖动,接电容C1、C2可以缓解抖动。必要时还应将其改为去抖动开关电路闹钟(定时控制)电路的设计解:7时59分对应数字钟的时个位计数器的状态为(Q3Q2Q1Q0)H1=0111,分十位计数

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。