二章 cpu引脚功能等

《二章 cpu引脚功能等》由会员上传分享，免费在线阅读，更多相关内容在行业资料-天天文库。

1、第二章CPU组织结构第一节8086编程结构CPU由两大部件构成：执行部件EU和总线接口部件BIU一、BIU（总线接口部件）1、功能（1）负责取指令（2）负责与M、I/O接口传送数据CPU执行程序的过程本质上是执行指令的过程（取指令、分析指令、执行指令）2、组成（1）段寄存器（CS、DS、SS、ES）（2）IP指令指针寄存器，指向将要执行的指令（3）地址加法器（图）：用于产生20位的物理地址，即CS*10H+IP=物理地址（4）指令队列：用于暂时存放将要执行的指令（图），FIFO（5）输入输出控制逻辑：用于控制CPU与外界的输入输出二、EU（执行

2、部件）1、功能：分析指令、执行指令2、组成（1）通用寄存器（AX、BX、CX、DX）AX：累加器，算术运算，存放低位字BX：基址寄存器,查表CX：计数器DX：存放高位字、存放端口地址（2）专用寄存器（SP、BP、SI、DI）SP：堆栈指针寄存器，与SS一起确定堆栈栈顶单元地址BP：基址指针寄存器，指明数据区偏移地址，与SS一起确定堆栈中某一存储单元地址SI、DI：源、目的变址寄存器，与DS一起确定数据区某一存储单元地址，可自动加减，变址方便（3）标志寄存器PSWOFDFIFTFSFZFAFPFCF状态标志：运行后的结果信息OF：溢出标志，为1时

3、溢出SF：符号标志，为1时表示是负数ZF：零标志，为1时结果为0CF：进位标志，为1时有进位或借位AF：辅助进位标志，为1时半字节有进位或借位PF：奇偶标志，为1时“1”的个数为偶控制标志：可以人为设置DF：方向标志，串操作时使用，为1时从高地址向低地址IF：中断标志，为1时允许可屏蔽中断TF：陷阱标志，为1时执行完一条指令产生内部中断，用于程序调试三、BIU、EU工作管理1、BIU、EU工作特点相互独立又可并行工作，从而大大提高系统运行的速度。（图）2、BIU取指令的原则（1）条件：当前队列至少有1（8088）至2（8086）个字节空时，且E

4、U未请求访问M、I/O（2）规律：一般是按照指令的排列顺序依次取出，送入队列3、EU处于等待的情形（1）当前执行的是一条程序控制指令，如CALL、JMP、RET等（2）EU请求，M、I/O接口得不到BIU的响应MOVWORDPTR[2000H]1005H（3）队列为空四、总线周期的概念1、总线周期（机器周期）（1）时钟周期（T状态）时钟脉冲的重复周期，是CPU完成一个动作的最小时间单位。8086的频率为5MHZ，时钟周期为0.2微秒（2）总线周期CPU与输入输出设备进行一次数据交换所需要的时间，一个基本的总线周期由4个T状态组成（图）T1：送2

5、0位地址信号至地址总线ABT2：AD0-AD15高阻状态，A16-A19发出状态信息S3-S6T3：A16-A19保持状态信息S3-S6，访问的数据在AD0-AD15上出现T4：完成读写数据操作，完成总线周期（3）指令周期CPU执行一条指令所需要的时间，一般为1-N个总线周期2、等待周期（Tw）和空闲周期（Ti）（1）等待周期：在T3和T4之间插入的T，使CPU与外设能有效交换数据（2）空闲周期：系统总线处于空闲状态的周期，2个总线周期间的间隔第二节8086引脚信号与工作模式一、最大工作模式和最小工作模式1、最小模式：单处理机系统工作模式，系统

6、所有的总线控制信号都是由8086/8088给出的单处理机工作模式2、最大模式：系统中主要总线控制信号是由8288产生的多处理机或单处理机系统的工作模式二、引脚与功能40pin1、地址数据总线（传送地址数据信息）（1）AD0-AD15：地址数据分时复用总线，双向三态，在T1时地址信号有效，T2为高阻状态，T3、T4读写信号有效（2）A16/S6-A19/S3：地址状态分时复用，单向单态，在T1时地址信号有效，T2-T4状态信号有效S3-S6表示CPU当前工作状态：当前使用的段寄存器、当前是否允许中断S6恒为0：与系统连接S5为1允许可屏蔽中断，为

7、0不允许S4S3段寄存器00ES01SS10CS11DS2、控制总线CB（1）BHE/S7高8位数据允许/状态分时复用，输出三态，T1时BHE有效，T2-T4为S7（未定义）BHE/S7与A0的组合用以控制D0-D15上的数据传送，其中A0控制低8位上的数据传送，BHE控制高8位上的数据传送BHEA0操作引脚00从偶地址单元读写一个字D0-D1510从偶地址单元读写一个字节D0-D701从奇地址单元读写一个字节D8-D1501从奇地址单元读写一个字D0-D1510从偶地址单元读写一个字节D0-D7（2）NMI不可屏蔽中断请求信号，输入信号，高电

8、平有效，不受IF影响，CPU执行完一条指令后即测试该引脚响应NMI条件：A、NMI=1B、指令周期结束C、无高级别中断请求（3）INTR可屏蔽中断请求