cpu引脚针定义

《cpu引脚针定义》由会员上传分享，免费在线阅读，更多相关内容在行业资料-天天文库。

1、cpu引脚针定义摘要：cpu引脚定义如下图对应的AthlonXPdatasheet如下图下面是socketA的针脚定义。SocketA针脚如图。我们把它分为A、B、C、D四个部分。下面对应的阵脚定义:A和B,C和D。我们先就针脚做一些解释。其中SYSCLK、SYSCLK#负责clock频率部分；SDATA[63：0]#、SDATAINCLK[3：0]#、SDATAOUTCLK[3：0]#、SDATAINVALID#、SDATAOUTVALID#、SFILLVALID#负责Data数据输入输出部分；SADDIN[14：2]#、SADDINCLK#负责probe/sysCMD部分；SDADDOUT

2、[14：2]#、目录cpu引脚定义如下图    对应的AthlonXPdatasheet如下图    下面是socketA的针脚定义。SocketA针脚如图。    我们把它分为A、B、C、D四个部分。下面对应的阵脚定义:A和B,C和D。    我们先就针脚做一些解释。其中SYSCLK、SYSCLK#负责clock频率部分；SDATA[63：0]#、SDATAINCLK[3：0]#、SDATAOUTCLK[3：0]#、SDATAINVALID#、SDATAOUTVALID#、SFILLVALID#负责Data数据输入输出部分；SADDIN[14：2]#、SADDINCLK#负责probe/sy

3、sCMD部分；SDADDOUT[14：2]#、SADDOUTCLK#为Request部分；PROCRDY、CLKPWDRST、CONNECT、STPCLK#、RESET为电源管理和初始化部分；VID[4：0]、COREFB、COREFB#、PWROK为电压控制部分；FID[3：0]为频率控制部分；FSB_SENSE[1：0]为前端总线控制部分；THERMDA、THERMDC为热敏二极管；PICCLK、PICD[1：0]为APIC部分；FREE、IGNNE#、INIT#、INTR、NMI、A20M#、SMI#、FLUSH#这里定义为legacy，功能不详。我们来看金桥的定义:L1：是调节倍频的前

4、提。处于通路状态，可以为下一步调节倍频做准备。L2：设置L2cache容量。L3：倍频设置。L4：关于倍频设置，在新的AthlonXP中整和到L中。L5：SMP支持定义L6：Mobile相关。L7：取消，新核心以前的用于softvid设置。L8：Mobile用softvid设置。L9：取消L10：取消。L11：电压设置。L12：FSB设置。   因为各组金桥的不同的定义是通过462个针脚来体现的，所以通过改变针脚的电路可以实现和改变金桥相同的效果。这就是我们的改造根据