中频数字接收机中的niosⅱ设计与应用

中频数字接收机中的niosⅱ设计与应用

ID:9685854

大小:51.00 KB

页数:3页

时间:2018-05-05

中频数字接收机中的niosⅱ设计与应用_第1页
中频数字接收机中的niosⅱ设计与应用_第2页
中频数字接收机中的niosⅱ设计与应用_第3页
资源描述:

《中频数字接收机中的niosⅱ设计与应用》由会员上传分享,免费在线阅读,更多相关内容在应用文档-天天文库

1、中频数字接收机中的NIOSⅡ设计与应用摘要SOPC(可编程片上系统)技术是当前嵌入式系统开发的一个研究热点,基于SOPC技术的嵌入式处理器在通信领域也越来越多地被广泛应用。本文介绍一种基于嵌入式软核处理器NIOSⅡ的中频数字接收机,分析了新一代NIOSⅡ内核处理器的特点,并从硬件和软件两个方面来论述NIOSⅡ系统设计的开发流程。同时论述了该系统在通信领域具有较好的应用价值。关键词SOPC;NIOSⅡ;中频数字接收机;软件无线电;数字下变频1引言随着现场可编程逻辑阵列(FPGA)技术的日益成熟,基于片上可编程系统(SOPC)的嵌入

2、式处理器越来越多地受到人们的关注,嵌入式系统已广泛应用到通信、家电和控制等众多领域。将NiosⅡ嵌入式处理器软核应用到数字化接收机中,在FPGA中嵌入NIOSⅡ软核处理器,大大增强了整个设计系统的灵活性和完整性。在中频数字接收机中,完成模拟中频信号预处理,数模变换,数字下变频等信号接收功能。通过软件编程的方法实现了嵌入式处理器在整个系统中的应用,使得硬件设计更加快速、灵活、完善,大大提高了整体系统的性能,并进一步降低研制成本。2NIOSⅡ软核2004年6月30日,Altera公司发布了支持新款CycloneⅡFPGA系列的NIO

3、SⅡ嵌入式微处理器。在Altera公司提供的软件SOPC中加载NIOSⅡ核和相应的外围接口以及与定义响应的自定义指令,然后对设计进行综合,下载到FGPGA中就可以设计一个具有特定功能的嵌入式处理器。2.1NIOSII简介NIOSⅡ系列嵌入式处理器是一款通用的RISC结构的CPU,它定位于广泛的嵌入式应用。使用领先的设计软件———Altera公司的QuartusⅡ软件以及SOPCBuilder工具,可以将NIOSⅡ处理器嵌入到系统中。另外,NIOSⅡ处理器具有完善的软件开发套件,包括编译器、集成开发环境(IDE)、JTAG调试器、

4、实时操作系统(RTOS)和TCP/IP协议栈。图1显示了NIOSⅡ处理器核的模块图。图1NIOSⅡ处理器软核的模块图2.2NIOSII系列嵌入式处理器的特点(1)CPU结构:32位RISC指令集(32位数据线宽度,32个通用寄存器,32个外部中断源,2GB寻址空间)。(2)片内调试:基于JTAG边界扫描测试的调试逻辑,支持硬件断点,数据触发,以及片外和片内的调试跟踪。(3)定制指令:最多达256个用户定义的CPU指令。(4)软件开发工具:NIOSⅡ的IDE,基于GNU的编译器,硬件辅助的调试模块。(5)可配置外设:60多个外设,

5、提供种类繁多的配置选择,包括USB、存储控制器等。(6)IP、TCP/IP协议栈:提供了BerkeleysocketAPI支持IP、ICMP、UDP和带拥塞控制的TCP、RTT固件及快速恢复/快速重传。(7)RTOS:MicroC/OS2ⅡRTOS,提供源码的操作系统,支持航空设备RTCADO2178B标准的强制要求。3系统设计3.1系统结构1992年5月,MILTRE公司的JeoMitola首次明确提出了软件无线电(SHz,输入范围1Vp-pto2Vp-p可选,采用3V供电时功耗只有366msps,后端处理速度最高达55Msp

6、s。总的抽取因子范围:4~16384,输出采样速率可达12.94Msps,输出低通带宽最宽为982kHz(IF带宽1.96MHz)。最高支持14bits字长的数据并行输入,输出形式灵活多样,既可并行输出又可串行输出,既可选择直角坐标数据输出又能选择极坐标数据输出,可选择输出幅度、瞬时相位和频率等参数。另外,HSP50214B环内带电平检测器,可为IF自动增益控制提供支持。HSP50214B功能非常强大,使用相当灵活,可以解调AM、FM、FSK信号。与HSP50210一起使用,还可以解调SSB和PSK信号。3.2.1.3数字科斯塔

7、斯环数字科斯塔斯环采用的是Harris公司的芯片HSP50210它的主要功能有:匹配滤波、直角坐标向极坐标转换、软判决限幅、AGC微调、同步误差检测和系统工作状态检测,HSP50210是中频数字处理单元的关键部分,它的工作性能直接影响着整个系统的误码率,因此必须仔细考虑,其中的难点是同步环路的配置。HSP50210是Harris公司生产的数字科斯塔司环专用电路,其功能也很强大。时钟处理速率高达52MHz,内部具有以下功能:(1)可选升余弦匹配滤波器/积分和去除滤波器(I/D滤波器);(2)二阶载波和码元跟踪滤波器;(3)自动增益

8、控制电路;(4)鉴频器;(5)锁定检测器;(6)数据质量和信号电平检测电路;(7)直角坐标向极坐标转化电路;(8)8-Bits微机控制接口。3.2.1.4控制电路在FPGA内部,加入一些控制模块,外设进行控制,如HSP50210的初始化模块和对HSP50214B

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。