一种用于高精度adc片上测试的信号发生器研究

《一种用于高精度adc片上测试的信号发生器研究》由会员上传分享，免费在线阅读，更多相关内容在应用文档-天天文库。

1、一种用于高精度ADC片上测试的信号发生器研究摘要:随着模/数转换器(ADC)性能的提高,如何用最有效的方法对ADC进行准确而快捷的测试,成为当今研究的热点问题。提出了一种应用于高精度ADC片上测试的高精度高线性度模拟三角波信号发生器。该信号发生器由方波积分器和迟滞比较器反馈控制电路组成,可为精度高达14b的模/数转换器的静态特性测试提供足够精度的片上测试激励。仿真结果表明,该信号发生器所生成的三角波电压范围为82mV~1.719V,周期为366μs,INL小于24μV,等效精度达到16b以上,具有非常

2、高的线性度,并且可根据所需要的周期和幅度进行方便而有效的调整。关键词:内建自测试;模/数转换器;三角波信号发生器;反馈控制电路　　中图分类号:TN432-34输出三角波电压信号Vout的阈值电压为:　　VoutH=R1+R2R2Vref-R1R2VomL(1)　　VoutL=R1+R2R2Vref-R1R2VomH(2)　　式中:Vref为比较器负端参考电压;VomH,VomL分别为比较器输出的高、低电平。　　输出三角波电压信号的峰峰值为:　　Vout,pp=V

3、outH-VoutL=R1R2(VomH-VoutL)(3)　　若要产生两边对称的三角波,必须满足:　　Vcm=VomH+VomL2(4)　　式中:Vcm是运算放大器共模偏置电压,由此三角波电压信号的周期为:　　T=2RCVout,ppVomH-Vcm=2RCVout,ppVcm-VomL=4RCVout,ppVomH-VomL(5)　　由以上公式可知,周期T由RC常数、峰峰值Vout,pp以及比较器输出的高低电平VomH,V

4、omL决定。　　3具体电路设计实现　　3.1运算放大器设计　　运算放大器是整个电路结构中的关键部分,它直接决定了三角波信号发生器的线性度和线性输出范围。运算放大器与电阻R、电容C构成积分电路,其主要作用是使积分电容C一端电平保持稳定,这就要求运放具有较高的增益;同时,为了使三角波信号发生器的线性输出范围尽可能大,要求运放具有较大的输出摆幅。　　本文中运算放大器采用两级结构[6],如图3所示。　　图3运算放大器原理图　　其中:输入级采用带增益自举电路的套筒式共源共栅结构,包括主运放和辅助运放。主运放采用

5、NMOS输入的套筒式共源共栅结构[7],具有高增益、低功耗以及良好的频率特性。辅助运放OP1,OP2分别为采用PMOS输入和NMOS输入的折叠式共源共栅全差分结构[8],进一步提高运放增益。第二级采用共源结构来改善套筒式共源共栅结构输出摆幅小的缺点,同时也能一定程度上提高运算放大器的开环增益。由于级数增加也会引入新的零极点,从而会影响运放的稳定性。所以,必须加入补偿电容C,使相位裕度满足要求。　　由Spectre仿真所得的运算放大器的交流幅频、相频特性如图4所示。表1总结了运算放大器的基本性能参数。　　图

6、4运算放大器波特图　　表1运算放大器的性能　　参数值　　工艺UMC0.18μm　　电源电压1.8V　　直流增益132dB　　单位增益带宽81MHz(50pF负载)　　相位裕度87°　　输出摆幅1.6V　　3.2迟滞比较器设计　　迟滞比较器的迟滞特性是比较器中引入正反馈的结果。迟滞比较器有两个输入阈值,当输入电压经过其中一个阈值时输出电压会改变,同时输入阈值会跳变到另一个值。要再次改变输出,输入必须到达跳变之后的阈值,在输出改变的同时,阈值又会跳变回原来的值。本文所采用的迟滞比较器电路及输入-输出特性曲线如

7、图5所示。　　图5迟滞比较器　　两个输入阈值分别为:　　VN1=R1+R2R2Vref-R1R2VoutH(6)　　VN2=R1+R2R2Vref-R1R2VoutL(7)　　迟滞比较器中的比较器电路采用两级开环运放[9]实现,由于比较器后级是一个2mΩ的电阻,所以必须使比较器输出级电阻足够低,以防止由于电阻分压而导致比较器输出电压达不到电源电压以及地电压。因此,在两级开环运放之后增加了一个大宽长比的反相器链以获得较低的输出电阻,如图6所示。　　图6比较器电路　　4仿真结果　　对该

8、三角波信号发生器整体电路进行晶体管级仿真,仿真得到的三角波电压信号范围为82mV~1.719V,周期为366μs,如图7所示。　　图7三角波信号发生器输出波形　　对该三角波信号进行多个周期的采样,利用16b理想ADC分别对0.1~1.7V,0.2~0.6V,0.3~1.5V这三个不同的电压范围进行量化转换,并做相应的码密度直方图分析,得到各自的DNL和INL,如图8所示。从图8中可以看到,对于16b理想ADC的量化,这