数电课程设计---汽车尾灯控制电路

《数电课程设计---汽车尾灯控制电路》由会员上传分享，免费在线阅读，更多相关内容在学术论文-天天文库。

1、数字电子技术基础课程设计实验报告汽车尾灯控制电路冯氏2012．6一、实验设计目的通过对实验项目的研究，在了解实验原理的基础上学习自主地改进组合实验电路，加深对各种芯片的理解与应用并做出所设计的实验。二、实验器件芯片：74LS138译码器一片、74LS161十六进制计数器一片、74LS86“异或门”芯片一片、74LS10三输入“与非门”芯片三片、试验箱三、课程设计实验原理在模拟汽车运行各种状态：转弯、刹车等情况下，通过开关控制计数器电路、译码电路、显示和驱动电路组成的汽车尾灯模拟电路实现汽车左转弯时，左边三个

2、指示灯循环点亮，右转弯则右边三个指示灯循环点亮。踩刹车时，所有指示灯随CP的频率闪烁，不工作时全部熄灭。由此得出在每种运行状态下，各指示灯与个给定条件（So、S1、CP、Qo、Q1）的关系，即逻辑功能表如表5.3.15所示(表中0表示灯灭状态，1表示灯亮状态）。由表5.3.15得出总体框图，如图5.3.22所示。四、实验内容4.1设计方案我们在小组讨论后一致同将电路分成各个分模块来设计连接是很有必要的，在三进制计数器模块我们使用了74LS161芯片和一个含“与非门”的74LS10芯片，这样就可以将设计出三进

3、制环形计数器部分了！而译码电路则和计数器电路模块联系紧密，它由74LS138芯片实现译码，同时最高位输入A3还由开关S1控制。开关电路控制译码器是否选择输出Y4、Y5、Y6就看开关S1是否闭合了。同时，开关S0、S1还控制译码电路和显示电路的使能信号G和A。最后的显示驱动靠A=0时使各个与非门输出高电平点亮发光二级管，这样指示灯就会在开关的控制下实现所需要的逻辑功能了！4.2各模块电路分析4.2.1三进制计数器电路三进制计数器电路根据要求由74LS161芯片和与非门设计实现，只要实现00——01——10后将

4、74LS161的Q1和高电平接与非门的输入，输出接到74LS161的置数端(LD)’即可实现将预置回起始的00了，这样就实现了三进制的循环了。不过，芯片正常工作的前提是EP,ET,RD等都要置成高电平1同时给芯片上电，加脉冲CLK。循环计数器电路模块如下2.2.14.2.2开关控制电路若设74LS138和显示驱动电路的使能端信号分别为G和A，根据总体逻辑功能表分析及组合得G、A与给定条件（S1、S0、CP）的真值表，如表4.2.2所示。由表4.2.2经过整理得逻辑表达式为G=S1S0由上式的开关电路，如图4

5、.2.2所示表4.2.2S1、S0、CP与G、A逻辑功能表开关电路中的S1控制着74LS138芯片的A2，当开关闭合时则使译码器输入为100——101——110则输出为Y4，Y5或Y6。同时开关电路还控制着使能信号G和A的值，这直接控制着输出信号是否正确。如：G=1时S1与S0之中的一个闭合时使能信号有效，那么译码器只能循环输出Y0、Y1、Y2或Y4、Y5、Y6。当G=0时，译码器失效出现灯全闪烁或全部熄灭。图4.2.2开关控制电路4.2.3译码器显示电路译码电路由3-8线译码器74LS138和6个与非门构

6、成。汽车尾灯电路则由6个发光二极管。74LS138的三个输入端A2、A1、A074ls138译码器内部电路逻辑图功能表简单应用74HC138:74LS138为3线－8线译码器，共有54/74S138和54/74LS138两种线路结构型式，其74LS138工作原理如下：当一个选通端（G1）为高电平，另两个选通端（/(G2A)和/(G2B)）为低电平时，可将地址端（A、B、C）的二进制编码在一个对应的输出端以低电平译出。74LS138的作用:利用G1、/(G2A)和/(G2B)可级联扩展成24线译码器；若外接一

7、个反相器还可级联扩展成32线译码器。若将选通端中的一个作为数据输入端时，74LS138还可作数据分配器3线-8线译码器74LS138的功能表<74ls138功能表>无论从逻辑图还是功能表我们都可以看到74LS138的八个输出管脚，任何时刻要么全为高电平1—芯片处于不工作状态，要么只有一个为低电平0，其余7个输出管脚全为高电平1。如果出现两个输出管脚在同一个时间为0的情况，说明该芯片已经损坏。当附加控制门的输出为高电平（S＝1）时，可由逻辑图写出<74ls138逻辑图>由上式可以看出，在同一个时间又是这三个变

8、量的全部最小项的译码输出，所以也把这种译码器叫做最小项译码器。71LS138有三个附加的控制端、和。当、时，输出为高电平（S＝1），译码器处于工作状态。否则，译码器被禁止，所有的输出端被封锁在高电平，如表3.3.5所示。这三个控制端也叫做“片选”输入端，利用片选的作用可以将多篇连接起来以扩展译码器的功能。带控制输入端的译码器又是一个完整的数据分配器。在图3.3.8电路中如果把作为“数据”输入端（在同一个时间），而