eda技术课程设计--基于fpga自动量程频率计

《eda技术课程设计--基于fpga自动量程频率计》由会员上传分享，免费在线阅读，更多相关内容在学术论文-天天文库。

1、基于FPGA自动量程频率计摘要:系统基于EDA技术的自动量程频率计实现,以现场可编程门阵列(FPGA)为设计核心，集成于一片ALtera公司的ACEX系列EP1K100QC208—3芯片上，采用超高速硬件描述语言(VHDL)模块化编程,实现了被测信号的频率、计数、周期测量，并显示在8个数码管上等功能。本设计的特点在于能够完成被测信号的频率手动和自动测量，当超量程和欠量程时能报警提示，并当自动模式时能自动切换到适合的量程，该系统具有集成度高、灵活性强、易于开发和维护等特点。关键字:FPGAVHDL自动量程频率计计数周期测量Abstract:ThesystembasedontheEDAtec

2、hniqueachievetheAutomaticmeasurementfrequencymeter,centeringonFPGA(FieldProgrammableGateArray)andadoptingVHDL(VHSICHardwareDescriptionLanguage)astheplatformtocarryoutthemodularizationprogramming.ThewholedesignintegratesontheACEXseriesEP1K100QC208—3chipoftheALteracompany.Ourdesignrealizesthemeasur

3、ementofmeasuredsignal‘sfrequencyandcycle,countinganddisplayingtheresultsonthenixietubes.Thisdesignfeaturesinachievingthemeasurementoffrequencymanuallyorautomatically,anditcangiveanalarmwhenitoverrangeorowerange.Whenyouchoosetheautomaticmode,italsocanchangeforthesuitablerange.Thesystemhasthefeatur

4、esofhighintegration,strongflexibilityandeasytodevelopandmaintain.Key–word:FPGAVHDLAutomaticrangefrequencymetercountingperiodicmeasurement20目录一、设计要求5二、系统设计5三、单元模块设计6四、仿真与调试13五、优化与约束13六、协同与分工14七、心得体会（总结）14八、参考文献14九、附录（所有程序）………………………………………………………1520一、设计要求设计一个3位十进制频率计，分三个基本量程：1kHz、10kHz、100kHz（读数对应.9

5、99、9.99、99.9，单位kHz），量程自动或手动转换。量程自动或手动转换规则1、当读数大于999时，处于超量程状态，显示器发出溢出指示（最高位显示F），下一测量周期量程增加一档；2、当读数小于90时，处于欠量程状态，显示器发出欠量程指示（最高位显示L），下一测量周期量程减小一档；超欠量程时时声音提示；频率计同时具有计数功能，计数范围为0~，由显示计数值时，最高位显示c；超出计数范围时，显示cF。要求：测量周期固定为500ms，3个“量程选择”键、1个“手/自动量程”模式选择建和1个“频率/计数”显示模式选择键以及1个“计数清零”键；量程模式状态、显示模式状态、量程状态分别由LED指

6、示。发挥：信号周期测量、占空比测量等。二、系统设计基准信号选择4.19MHz频率的方波，通过分频可产生系统所需信号，数码管使用8个，动态扫描显示，可显示频率值、计数值、周期值。一个开关控制频率/计数功能切换，一个控制自动或手动量程功能，一个开关控制信号周期的显示。三个按钮可在手动量程是切换量程范围。五个LED灯分别自显示量程模式状态、显示模式状态、量程状态。另外输出连接一蜂鸣器，当超量程或欠量程时报警提示。entitypljisport(change:instd_logic;--手动/自动1-自动0-手动cont:instd_logic;--频率/计数1-频率0-计数clr:INSTD_

7、LOGIC;--复位zant:INSTD_LOGIC;--暂停zhouqi:INSTD_LOGIC;--周期clk:instd_logic;--基准clk1:instd_logic;--被测信号fxuan:instd_logic_vector(2downto0);beep:outstd_logic;lcway:outstd_logic_vector(2downto0);chgway:outstd_logic;--手动/自动亮-自动灭