eda技术及应用课程设计-- 基于verilog语言的调频输出器设计

《eda技术及应用课程设计-- 基于verilog语言的调频输出器设计》由会员上传分享，免费在线阅读，更多相关内容在学术论文-天天文库。

1、《EDA技术及应用》设计报告名称：基于Verilog语言的调频输出器设计　　　专业名称：　电气工程及其自动化班级：11级电气工程及其自动化（1）班任务书设计题目：基于Verilog语言的调频输出器设计1．主要内容1）设计一个6位频率计，输出为100KHz的固定任意波形。测量结果用6个数码管显示，基准时钟频率为50MHz；2）精度要求达到100KHZ+500KHZ,只显示测量结果。3）频率计只设一个复位键，按下该键（reset=0）系统复位，释放该键（reset=1）系统工作，测量并显示结果；4）用VerilogHDL实现上述要求的频率计。2．基本要求设计报告：不少于5000字，Ａ４幅面

2、，统一复印封面。①封面、设计任务书②目录1）系统设计原理说明及实现方案论证；（综述、任务详解及设计思路等）2）系统硬件设计；3）系统软件设计；4）系统调试；（调试步骤、方法及调试过程中的问题及如何解决等）5）结果分析及展望；（最后的结果成功点和不足之处、总结及改进等）③附录---参考文献3．进度安排设计各阶段名称起止日期1查阅DDS原理相关资料2014.9.15---2014.9.162讲解DDS原理，verilog程序语言等2014.9.17---2014.9.183锁存器原理与数码显示程序的讲解2014.9.19---2014.9.224硬件与软件设计，程序调试，撰写报告2014.

3、9.23---2014.9.245完善报告，答辩2014.9.25---2014.9.264、设计考核办法与成绩评定根据过程、报告、答辩等确定设计成绩，成绩按得分0～100分，可分为优、良、中、及格、不及格五等。评定项目基本内涵分值设计考勤考勤、自行设计、按进度完成任务等情况10设计调试软硬件调试过程及完成情况50设计答辩回答问题等情况10设计报告完成情况、报告规范性、创新性、雷同率等情况3090～100分：优；80～89分：良；70～79分：中；60～69分，及格；60分以下：不及格5．主要参考文献[1]潘松,黄继业.EDA技术与VHDL（第2版）[M].北京:清华大学出版社,200

4、7.[2]康华光.电子技术基础数字部分（第五版）[M].高等教育出版社，2006.[3]全国大学生电子设计大赛竞赛组委会编.第五届全国大学生电子设计竞赛获奖作品选编[M].北京理工大学出版社，2003.[4]全国大学生电子设计大赛竞赛组委会编.全国大学生电子设计竞赛获奖作品选编（2003）[M].北京:北京理工大学出版社，2005.[5]全国大学生电子设计竞赛湖北赛区组委会编电子系统设计实践[M].湖北:华中科技大学出版社，2005.教研室主任：胡学芝2014年9月1日摘要数字信号发生器是数字信号处理中不可缺少的调试设备，在生产生活中的应用非常广泛。本文所设计的内容就是基于Altera

5、公司的现场可编程门阵列（FPGA）实现数字信号发生器的设计，FPGA具有密度高，功耗低，体积小，可靠性高等特点，设计时可以不必过多考虑具体硬件连接。本文论述了利用FPGA进行调频，设计了一个6位数字显示的固定频率计。它采用Verilog/VHDL硬件描述语言编写程序，在QuartusII软件开发集成环境下进行仿真，包括设计输入、编译、软件仿真、下载和硬件仿真等全过程。软件设计模块分为被测信号、频率测量、周期测量、数码管显示共四个模块。硬件采用Altera公司的CycloneCycloneⅣE系列芯片EP4CE6F17C8，系统时钟为50MHZ，调100KHZ加上500KHZ。经过仿真下

6、载验证,能够实现等精度测频率和周期的功能，证明该设计方案切实可行。关键词：变频；FPGA；Verilog/VHDL语言。ABSTRACTDigitalsignaltransmitterasatestfacilityisanimportantpartofinformationprocessingsystem.Intheproductionofawiderangeofapplicationoflife.ThiscontentisdesignedbyAltera,basedonfieldprogrammablegatearray(FPGA)designofdigitalsignalgener

7、ator,FPGAhasahighdensity,lowpowerconsumption,smallsize,highreliability,cannothavetoomuchtoconsiderwherdesigningspecifichardwareconnection。ThisarticlediscussesfrequencymeasurementtechnologyusingFPGA/CPLD,andcompletesthedesign