verilog交通灯设计与实现

《verilog交通灯设计与实现》由会员上传分享，免费在线阅读，更多相关内容在行业资料-天天文库。

1、西北工业大学《FPGA技术实验》实验报告五（交通灯控制系统）学院：软件与微电子学院学　　号：姓　名：专业：微电子学实验时间：2011.11.23实验地点：毅字楼335指导教师：王少熙西北工业大学2011年11月-25-一、实验目的及要求实验目的：通过交通灯的设计与仿真综合，体会复杂时序的实现方法，学会用框图表示程序的设计思想，掌握中小规模集成电路的系统综合设计方法。实验要求：设计一个交通灯信号控制电路。具体要求为：输入为50MHz的时钟和复位信号，输出为红、绿、黄三个信号（高电平为亮）。复位信号（高电平）有效，红、绿、黄灯灭

2、；接着进行如下循环：绿灯亮1分钟，黄灯闪烁10秒，红灯亮1分钟。在此基础上再加两个数码管，对倒计时的数显示。二、实验设备（环境）及要求实验EDA工具为:SynplifyPro9.6.2和ModelSimSE6.2b。三、实验内容与步骤1.设计思路概述总体上分为三个大模块，即：顶层模块、控制模块、译码模块（包括显示模块）。他们各自的作用分别如下：顶层模块：此模块只做例化，即对底层的控制模块和译码模块进行例化，而不做逻辑设计。控制模块：此模块是本程序的主体，主要是控制各个灯颜色（此模块并不控制黄灯的闪烁）的转换，以及倒计时时间输

3、出。首先要对时钟进行分频。由于系统时钟频率比较大，因此首先分频产生时钟，用于下面的电路的控制；然后是各种颜色之间的转换，在此在添加一个使能端enable，当使能端enable为0的时候，就开始进行状态循环以及倒计时，然后enable就立即变为1；状态用light_status（分别为0、1、2）表示，开始的时候，如果状态light_status为0，表示此时显示的是绿灯，便把绿灯亮的时间（60s）给统计灯亮时间的变量light_long，并且把显示灯亮的变量light_select赋值100（高电平表示亮），最后把状态标志位

4、light_status赋1，但是此时并不能转向下一个状态（黄），因为绿灯亮的时间还没有控制，接下来会转到倒计时处。然后，我们这里用了BCD码表示倒计时时间。灯亮或闪烁时间（绿、黄、红分别为60s、10s、60s）用BCD码表示（分别为60h、10h、60h）,倒计时的时候个位和十位分别是BCD码的高四位和低四位，首先是低四位倒数，当倒数到0时，给它重新赋值为9，且高四位减1，如此循环，直到这个数减到0，此时表示某一个-25-灯亮的时间到，接着进行下一个状态，为了能使进入下一个状态，必须在时间减到0的时候，给使能端enabl

5、e赋值0；由于用的BCD码，高四位和低四位就分别是我们要在译码模块的要用数码管显示的十位和个位。译码模块：此模块主要有两个作用，控制黄灯闪烁以及对倒计时时间进行译码输出。首先是控制黄灯闪烁。由于控制模块只是控制三个灯的亮与不亮，在此模块中首先是相当于产生一个分频时钟y_flicker（周期1s），然后是控制黄灯的闪烁，控制模块light_select只是控制了三个灯亮与不亮（三位二进制，高电平有效），最后显示灯的亮或者闪还用三位二进制表示（colour），控制时直接把light_select的最高位和最低位直接赋给colou

6、r的最高位和最低位（分别控制绿灯和红灯的亮），中间位当分频时钟y_flicker为高且输入light_select为高时，输出colour才为高（黄灯亮），别的情况colour中间位都为低（黄灯灭），至此可以完美实现黄灯的闪烁了（1s内亮0.5s灭0.5s），也就可以实现要求的各个灯的亮或者闪烁。然后就是七段译码的过程。采用了3—8译码器的设计原理，将倒计时时间译码，输出到LED晶体管，显示最终倒计时时间。LED中二极管对应的顺序编号如图1所示，并且是低电平有效。写出所有数字对应的字型码，就可以知道数字的控制电平。由于只有两

7、位数字，考虑到成本以及复杂性，可不用扫描，直接用两个译码器就可以了。图1七段数码管显示字段的示意图1.总体设计框图及详细说明程序总体设计框图如图2所示。-25-图2程序总体设计框图下面将对所做的系统框图进行详尽说明：首先，输入的50MHz的系统时钟和全局控制端reset，输出为个位数字的七段译码，十位数字七段译码以及各个灯最后状态。然后由于系统时钟频率很大，第一要进行分频，使其成为1Hz的时钟信号，第二利用分频后的时钟信号对电路进行控制，开始先对状态跳转进行控制，正如1问所述，用case语句控制三灯亮与灭，紧跟着进行倒计时的

8、过程，第三输出个位和十位上的数即可，要显示倒计时是很容易实现的，直接用两个七段译码即可。最后要控制黄灯的闪烁，还是要先产生分频时钟，作为控制端，控制模块各灯亮与灭作为输入，即可产生黄灯闪烁的效果。另外，作为全局控制端，reset信号是清零用的，在有时钟信号的地方就有reset。1.时序说明